一种III族氮化物半导体集成电路结构、制造方法及其应用与流程

一种iii族氮化物半导体集成电路结构、制造方法及其应用
技术领域
1.本公开内容涉及半导体集成电路领域，更具体而言，涉及一种iii族氮化物半导体集成电路结构、制造方法及其应用。


背景技术：

2.宽禁带半导体材料比如iii族氮化物半导体因临界击穿电场高、电子饱和速率大、热导率高、抗辐射能力强等卓越性能，已成为半导体产业界的研究热点。近年来，iii族氮化物半导体和器件在射频/微波、移动通信和半导体照明、功率集成电路设计等领域大放异彩。尽管iii族氮化物半导体分立器件展现了前所未有的开关速度和工作频率，但在实际电路应用中，片间的寄生电感会严重限制iii族氮化物半导体分立器件的开关速度。降低寄生电感的一种行之有效的方法是研究并开发以iii族氮化物半导体为基础的集成电路。
3.实现iii族氮化物半导体集成电路的关键在于突破以iii族氮化物半导体为基础的互补型电路技术。以传统的硅基集成电路为例，其逻辑电路的基础是以互补型金属氧化物半导体(complementary metal oxide semiconductor，cmos)构成的。cmos是由p沟道mos器件和n沟道mos器件共同构成的互补型集成电路。对于iii族氮化物半导体材料来说，基于二维电子气(two－dimensional electron gas，2deg)的n沟道晶体管(high electron mobility transistor，hemt)发展较为成熟，而对于p型algan/gan结构的研究较少，具有很多挑战，比如源、漏区的p型掺杂困难，p沟道器件和n沟道器件的单片集成等。因此，当前互补型高迁移率晶体管(complementary high mobility transistor，chmt)技术的难点在于研制p沟道晶体管(high hole mobility transistor，hhmt)，即以异质材料界面处的二维空穴气(two－dimensional hole gas，2dhg)作为p沟道层来制作p沟道晶体管，并与n沟道晶体管实现单片集成。
4.另外，也仍存在其它技术难点需要攻克。由于iii族氮化物半导体异质结具有强极化效应，在异质结界面处存在较高浓度的二维载流子气，使用这种二维载流子气制作的高迁移率晶体管通常是常开型的。然而，在实际电路应用中，为节省功率及控制方便，通常需要常关型的晶体管。因此，具有高耐受电压、高功率和低导通电阻等高性能的增强型高迁移率晶体管的实现一直是业界重点关注的问题之一。
5.基于此，本公开内容提供一种互补型的iii族氮化物半导体集成电路结构及其制造方法，旨在克服上述缺陷，提供工艺简单、成本低廉、在单位面积上实现更高集成度，具有高耐受电压、高功率和低导通电阻等高性能的互补型半导体集成电路结构。


技术实现要素：

6.在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
7.根据本公开内容的一方面，本技术提供一种集成电路结构，包括：
8.至少一个第一晶体管，包括：
9.具有第一极化结的第一氮化物半导体结构，其具有第一导电类型二维载流子气；
10.第一栅电极，其设置在所述第一氮化物半导体结构上；
11.第一源电极和第一漏电极，其相对分布在所述第一栅电极的两侧，并与所述第一导电类型二维载流子气耦合；
12.至少一个第二晶体管，包括：
13.具有第二极化结的第二氮化物半导体结构，其具有第二导电类型二维载流子气；
14.第二栅电极，其设置在所述第二氮化物半导体结构上；
15.第二源电极和第二漏电极，其相对分布在第二栅电极的两侧，并与所述第二导电类型二维载流子气电耦合；
16.其中，所述第一极化结与所述第二极化结具有不同的晶向；
17.其中，所述第一导电类型二维载流子气与所述第二导电类型二维载流子气的导电类型不同；
18.其中，所述第一导电类型二维载流子气与所述第二导电类型二维载流子气分别在平行于所述第一极化结与所述第二极化结方向上形成载流子沟道。
19.进一步的，所述第一氮化物半导体结构和第二氮化物半导体结构外延生长在相同的衬底上。
20.进一步的，所述第一极化结和所述第二极化结分别具有垂直界面。
21.进一步的，所述第一氮化物半导体结构的所述第一极化结的晶向是＜0001＞，其表面是(0001)面。
22.进一步的，所述第二氮化物半导体结构的所述第二极化结的晶向是表面是面。
23.进一步的，所述衬底是硅、蓝宝石、碳化硅或氮化镓。
24.进一步的，所述第一导电类型二维载流子气是二维电子气。
25.进一步的，所述第二导电类型二维载流子气是二维空穴气。
26.进一步的，所述第一氮化物半导体结构进一步包括第一掺杂结构，该第一掺杂结构与所述第一导电类型二维载流子气电耦合。
27.进一步的，所述第二氮化物半导体结构进一步包括第二掺杂结构，该第二掺杂结构与所述第二导电类型二维载流子气电耦合。
28.进一步的，所述第一掺杂结构包括至少一个第二导电类型掺杂区域，其与所述第一栅电极在所述晶向投影方向上至少部分重叠。
29.进一步的，所述第一掺杂结构进一步包括多个第一导电类型掺杂区域，其与所述第一源电极和所述第一漏电极电耦合。
30.进一步的，所述第二掺杂结构包括至少一个第一导电类型掺杂区域，其与所述第二栅电极在所述晶向投影方向上至少部分重叠。
31.进一步的，所述第二掺杂结构进一步包括多个第二导电类型掺杂区域，其与所述第二源电极和所述第二漏电极电耦合。
32.进一步的，所述第一晶体管通过在所述晶向投影方向上与所述第一栅电极至少部分重叠的第二导电类型掺杂区域实现常关型。
33.进一步的，所述第二晶体管通过在所述晶向投影方向上与所述第二栅电极至少部分重叠的第一导电类型掺杂区域实现常关型。
34.进一步的，所述第一氮化物半导体结构进一步包括第一氮化物半导体层的第一区域和第二氮化物半导体层的叠层结构，其中所述第一氮化物半导体层和所述第二氮化物半导体层的禁带宽带不同，所述载流子沟道形成在所述第一氮化物半导体层的第一区域和所述第二氮化物半导体层的界面上。
35.进一步的，所述第二氮化物半导体结构进一步包括第一氮化物半导体层的第二区域和第二氮化物半导体层的叠层结构，其中所述第一氮化物半导体层和所述第二氮化物半导体层的禁带宽带不同，所述载流子沟道形成在所述第一氮化物半导体层的第二区域和所述第二氮化物半导体层的界面上。
36.进一步的，所述第一晶体管与所述第二晶体管是互补型且串联连接，其中所述第一栅电极与所述第二栅电极连接在一起作为输入端，所述第一源电极或所述第二源电极任一个耦合接地或外部负电源v
ss
，所述第二源电极或所述第一源电极任一个耦合到外部正电源v
dd
，所述第一漏电极与所述第二漏电极连接在一起作为输出端。
37.进一步的，至少两个所述第一晶体管串联连接或并联连接作为第一单元，至少两个所述第二晶体管并联连接或串联连接作为第二单元，其中所述第一单元中的串联连接或并联连接与第二单元中的并联连接或串联连接是对应的，并且所述第一单元与所述第二单元串联连接在一起并作为输出端，所述第一单元中的所述第一晶体管与所述第二单元中的所述第二晶体管是互补配对的，且互补配对的晶体管的所述第一栅电极与所述第二栅电极连接在一起分别作为输入端。
38.进一步的，所述第一单元中的至少两个第一晶体管串联连接时，所述第一源电极的任一个耦合接地或外部负电源v
ss
，所述第一漏电极的任一个作为输出端与第二单元耦合，其余的所述第一源电极与所述第一漏电极依次串联连接。
39.进一步的，述第二单元中的至少两个第二晶体管并联连接时，所述第一源电极连接在一起耦合外部正电源v
dd
，所述第一漏电极连接在一起作为输出端与第一单元耦合。
40.进一步的，所述第一单元中的至少两个第一晶体管并联连接时，所述第一源电极连接在一起耦合接地或外部负电源v
ss
，所述第一漏电极连接在一起作为输出端与第二单元耦合。
41.进一步的，所述第二单元中的至少两个第二晶体管串联连接时，所述第一源电极的任一个耦合外部正电源v
dd
，所述第一漏电极的任一个作为输出端与第一单元耦合，其余所述第一源电极与其余所述第一漏电极依次串联连接。
42.进一步的，所述第一单元中的所述第一晶体管可以进行任意数量的串联连接或并联连接，所述第二单元中的与所述第一单元中的所述第一晶体管互补配对的所述第二晶体管可以进行对应数量的并联连接或串联连接。
43.进一步的，所述串联连接或并联连接中的所述源电极/漏电极可以耦合接地或外部负电源v
ss
。
44.进一步的，所述串联连接或并联连接中的所述源电极/漏电极可以耦合外部正电
源v
dd
。
45.进一步的，还包括第一体电极，其与所述第二导电类型掺杂区域电连接。
46.进一步的，还包括第二体电极，其与所述第一导电类型掺杂区域电连接。
47.根据本公开内容的另一方面，提供了一种电子装置。
48.根据本公开内容的另一方面，本技术提供一种集成电路结构制造方法，包括以下步骤：
49.形成至少一个第一晶体管，其包括：
50.形成具有第一极化结的第一氮化物半导体结构，其具有第一导电类型二维载流子气；
51.形成至少一个第二晶体管，其包括：
52.形成具有第二极化结的第二氮化物半导体结构，其具有第二导电类型二维载流子气；
53.其中，所述第一氮化物半导体结构和所述第二氮化物半导体结构是同时形成的；
54.其中，所述第一极化结与所述第二极化结具有不同的晶向，且所述极化结分别具有垂直界面；
55.其中，所述第一导电类型二维载流子气与所述第二导电类型二维载流子气的导电类型不同；
56.其中，所述第一导电类型二维载流子气与所述第二导电类型二维载流子气分别在平行于所述第一极化结与所述第二极化结方向上形成载流子沟道。
57.进一步的，形成至少一个第一晶体管的步骤进一步包括：
58.形成第一栅电极，其设置在所述第一氮化物半导体结构上；
59.分别形成第一源电极和第一漏电极，其相对分布在所述第一栅电极的两侧，并与所述第一导电类型二维载流子气耦合。
60.进一步的，形成至少一个第二晶体管的步骤进一步包括：
61.形成第二栅电极，其设置在所述第二氮化物半导体结构上；
62.分别形成第二源电极和第二漏电极，其相对分布在第二栅电极的两侧，并与所述第二导电类型二维载流子气电耦合。
63.进一步的，提供一衬底，在所述衬底上形成所述第一氮化物半导体结构和第二氮化物半导体结构。
64.进一步的，所述第一氮化物半导体结构和第二氮化物半导体结构分别包括第一氮化物半导体层的不同区域和第二氮化物半导体层的叠层结构。
65.进一步的，在所述衬底上形成所述第一氮化物半导体结构和第二氮化物半导体结构的步骤进一步包括：
66.在衬底上形成多个第一沟槽，在所述第一沟槽侧壁上侧向外延生长所述第一氮化物半导体层以填充所述第一沟槽；
67.去除所述第一氮化物半导体层之间的部分衬底以形成多个第二沟槽；
68.在所述第二沟槽内分别在所述第一氮化物半导体层不同区域的侧面外延生长第二氮化物半导体层。
69.进一步的，形成所述晶体管的步骤进一步包括：
70.在所述第二沟槽内分别在所述第一氮化物半导体结构和第二氮化物半导体结构上形成一个或多个第一栅电极、第一源电极和第一漏电极，以及一个或多个第二栅电极、第二源电极和第二漏电极。
71.进一步的，在晶向＜0001＞方向上形成所述第一氮化物半导体结构的所述第一极化结，其具有(0001)晶面。
72.进一步的，在晶向方向上形成所述第二氮化物半导体结构的所述第二极化结，其具有晶面。
73.进一步的，所述衬底是硅、蓝宝石、碳化硅或氮化镓。
74.进一步的，所述第一导电类型二维载流子气是二维电子气，所述第二导电类型二维载流子气是二维空穴气。
75.进一步的，形成具有极化结的第一氮化物半导体结构的步骤进一步包括：
76.形成第一掺杂结构，该第一掺杂结构与所述第一导电类型二维载流子气电耦合。
77.进一步的，形成具有极化结的第二氮化物半导体结构的步骤进一步包括：
78.形成第二掺杂结构，该第二掺杂结构与所述第二导电类型二维载流子气电耦合。
79.进一步的，所述第一掺杂结构包括至少一个第二导电类型掺杂区域，其与所述第一栅电极在所述晶向投影方向上至少部分重叠。
80.进一步的，所述第一掺杂结构进一步包括多个第一导电类型掺杂区域，其与所述第一源电极和所述第一漏电极电耦合。
81.进一步的，所述第二掺杂结构包括至少一个第一导电类型掺杂区域，其与所述第二栅电极在所述晶向投影方向上至少部分重叠。
82.进一步的，所述第二掺杂结构进一步包括多个第二导电类型掺杂区域，其与所述第二源电极和所述第二漏电极电耦合。
83.进一步的，进一步形成第一体电极，其与所述第二导电类型掺杂区域电连接。
84.进一步的，进一步形成第二体电极，其与所述第一导电类型掺杂区域电连接。
85.进一步的，进一步去除所述第一晶体管之间和/或所述第二晶体管之间的所述二维载流子气，并填充绝缘介质。
86.进一步的，形成具有极化结的第一氮化物半导体结构的步骤进一步包括：
87.形成第一氮化物半导体层的第一区域和第二氮化物半导体层的叠层结构；
88.其中所述第一氮化物半导体层和所述第二氮化物半导体层的禁带宽带不同，所述载流子沟道形成在所述第一氮化物半导体层的第一区域和所述第二氮化物半导体层的界面上。
89.进一步的，形成具有极化结的第二氮化物半导体结构的步骤进一步包括：
90.形成第一氮化物半导体层的第二区域和第二氮化物半导体层的叠层结构；
91.其中所述第一氮化物半导体层和所述第二氮化物半导体层的禁带宽带不同，所述载流子沟道形成在所述第一氮化物半导体层的第二区域和所述第二氮化物半导体层的界面上。
92.本公开内容的方案至少能有助于实现如下效果之一：本公开的集成电路结构是基于iii族氮化物半导体的hemt与hhmt的互补型电路，能在同一个衬底上实现hemt与hhmt的
集成，且hemt与hhmt分别具有垂直界面的极化结，两者的极化结的晶向不同，二维载流子气在平行于所述极化结方向上形成载流子沟道，并借助掩埋掺杂区域而几乎耗尽对应的沟道载流子。本公开利用iii族氮化物半导体的极化特性，创造性地实现不同晶向上的极化结界面产生具有互补型的二维载流子气，实现iii族氮化物半导体的hemt与hhmt在一个衬底上集成，形成互补型的集成电路结构。与传统的硅基互补型电路如cmos相比，本公开的集成电路结构的2deg与2dhg在载流子迁移率、导通电流密度、开关速度等方面都具有优势，能够实现低导通电阻、低的寄生电感和器件的常关状态，能达到更高的导通电流密度、更高的集成度、能耗小的技术效果。
93.本公开内容的方案至少能有助于实现如下效果之一：本公开的集成电路结构可广泛用于反相器、放大器、与非门、或非门等模拟或数字集成电路中，作为电子设备的核心部分。
94.本公开内容的方案还能有助于实现如下效果之一：本公开的集成电路结构的制造方法可以在单位面积上实现更高的沟道密度；适合于平面化工艺，有利于提升晶体管的集成密度；所述集成电路结构的工艺较为简单，能有效减低生产成本。
附图说明
95.参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：
96.图1示出了一实施方案的高电子迁移率晶体管及高空穴迁移率晶体管的电路符号的示意图；
97.图2示出了一实施例iii族氮化物半导体的集成电路结构10的平面图和a－a向剖视图；
98.图3示出了另一实施例iii族氮化物半导体的集成电路结构10
′
的平面图和a－a向剖视图；
99.图4示出了具有附加电连接和电路元件的反相器电路结构的示意图；
100.图5示出了具有附加电连接和电路元件的与非门电路结构的示意图；
101.图6示出了具有附加电连接和电路元件的或非门电路结构的示意图；
102.图7示出了具有附加电连接和电路元件的复杂cmos电路结构的示意图；
103.图8－40示出了本发明氮化物集成电路结构的制造方法的示意图。
具体实施方式
104.在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。在附图中，同样的附图标记贯穿不同的附图指示相应的部分。同时，在本公开的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性，也不暗示序列或顺序。
105.应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施
形式。本文中，词语“示例性”、“一实施例”和“可替代地”等相近含义的用语意指用作例子、实例或说明。本文中，所描述的任何可作为“示例”的例子或实施例不一定被解释为比其它实施例优先或有利。在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
106.具体地，本公开内容的集成电路结构是基于iii族氮化物半导体的互补型集成电路，包括：至少一个第一晶体管，其包括：具有第一极化结的第一氮化物半导体结构，其具有第一导电类型二维载流子气，第一栅电极，其设置在所述第一氮化物半导体结构上，第一源电极和第一漏电极，其相对分布在所述第一栅电极的两侧，并与所述第一导电类型二维载流子气耦合；至少一个第二晶体管，其包括：具有第二极化结的第二氮化物半导体结构，其具有第二导电类型二维载流子气，第二栅电极，其设置在所述第二氮化物半导体结构上，第二源电极和第二漏电极，其相对分布在第二栅电极的两侧，并与所述第二导电类型二维载流子气电耦合；所述第一极化结与所述第二极化结具有不同的晶向；所述第一导电类型二维载流子气与所述第二导电类型二维载流子气的导电类型不同；所述第一导电类型二维载流子气与所述第二导电类型二维载流子气分别在平行于所述第一极化结与所述第二极化结方向上形成载流子沟道。
107.本公开内容的集成电路结构可广泛用于具有反相器、放大器、逆变器、与非门、或非门等模拟和/或数字集成电路的电子设备中，实现运算、放大、传输、变换/转换、逻辑等功能。
108.参照图1－图7来描述根据本发明的一实施的集成电路结构。图1示意的是高电子迁移率晶体管(high electron mobility transistor，hemt)及高空穴迁移率晶体管(high hole mobility transistor，hhmt)的电路符号。hemt 100包括第一源电极101、第一漏电极103、第一栅电极102和第一体电极104，其中在第一源电极101和第一漏电极103之间是二维电子气(two－dimensional electron gas，2deg)沟道105，实心圆球代表电子。hhmt 200包括第二源电极201、第二漏电极203、第二栅电极202和第二体电极204，其中在第二源电极201和第二漏电极203之间是二维空穴气(two－dimensional hole gas，2dhg)沟道205，空心圆球代表空穴。第一栅电极102和第二栅电极202分别控制hemt 100和hhmt 200导电沟道的导通和关断，第一体电极104和第二体电极204分别控制hemt 100和hhmt 200的阈值电压。在本发明中，hemt 100可作为第一晶体管，hhmt 200可作为第二晶体管，反之亦可。
109.图2示出了一实施例iii族氮化物半导体的集成电路结构10的平面图和a－a向剖视图。根据附图2，集成电路结构10包括成核层121、第一氮化物半导体层122、第二氮化物半导体层123和多个电极101、102、103、104、201、202、203、204。正如下面将要更详细描述的，集成电路结构10包括在第一氮化物半导体层122的第一区域124内或其上的第一导电类型(例如n－沟道或n－类型)的至少一个第一晶体管100，以及在第一氮化物半导体层122的第二区域125内或其上的第二导电类型(例如p－沟道或p－类型)的至少一个第二晶体管200。由于晶体管100、200在相同半导体层(即第一氮化物半导体层122)上形成，所以集成电路结构10和晶体管100、200都被认为是单片集成的。此外，由于晶体管100、200是不同导电类型，所以集成电路结构10可被认为是互补型集成电路。再者，由于在其上形成晶体管100、200的基层是第一氮化物半导体层122，所以集成电路结构10在本发明中可被称为互补型氮化物集成电路结构。
110.示例性的，成核层121可以是aln层。可替代地，也可没有成核层。根据本实施例，第一氮化物半导体层122可由无掺杂剂的gan形成。在另外可替代的实施例中，第一氮化物半导体层122也可包括一个或多个氮化物半导体子层，可由选自于gan、inn、aln、algan、inaln、ingan、algainn或其它合适的合金材料形成。第一氮化物半导体层122可以具有1微米至10微米范围内的厚度。替代地，第一氮化物半导体层122可以更厚或更薄。应注意，本发明中所述的数值范围仅作为示例而非对本发明的限制。另外，第一氮化物半导体层122的第一区域124是远离成核层121的区域，第一氮化物半导体层122的第二区域125是与成核层121相对或相邻的区域。所述第一区域124和所述第二区域125的表面是不同的晶面，例如前者是(0001)面，后者是面。换句话说，第一氮化物半导体层122的第一区域124与第二区域125的晶向不同，例如前者是＜0001＞晶向，后者是晶向，所述＜0001＞晶向与晶向互为反方向。
111.为了增强氮化物集成电路结构10的机械稳定性，可使第一氮化物半导体层122外延在另一个衬底120上。衬底120可为硅衬底、蓝宝石衬底、碳化硅衬底或氮化镓衬底等等。换句话说，可被用于实现第一氮化物半导体层122的外延生长的衬底可以由选自与硅、蓝宝石、碳化硅、氮化镓或任何其它合适的材料来形成。可替代地，第一氮化物半导体层122本身可包括衬底120。因此，本发明所用的术语“第一氮化物半导体层”可以指氮化镓衬底或生长在衬底上的氮化物半导体层。可替代地，为调谐阈值电压或实现常关型特性，或为了实现欧姆接触，可对第一氮化物半导体层122进行适当掺杂，后面会进一步详细论述。
112.第二氮化物半导体层123形成在第一氮化物半导体层122上，与第一氮化物半导体层122的第一区域124和第二区域125分别形成叠层结构。第二氮化物半导体层123是势垒层，或是载流子供给层，可例如由从iii族氮化物的合金形成。在另一实施例中，第二氮化物半导体层123可包括一个或多个氮化物半导体子层，可由选自于algan、inaln、ingan、aln或其它合适的合金材料形成。本实施例中，第二氮化物半导体层123可由具有在大约20％至30％范围内的铝原子百分比的algan合金形成。在替代实施例中，铝的百分比可更低或更高。
113.第一氮化物半导体层122具有第一带隙，并且第二氮化物半导体层123具有第二带隙，第二带隙大于第一带隙。第一氮化物半导体层122例如gan层可以具有大约3.4ev的带隙，第二氮化物半导体层123例如algan层可以具有大约4.0ev的带隙。在其它实施例中，第二氮化物半导体层123的带隙可更高或更低。在任何情况下，第一氮化物半导体层122和第二氮化物半导体层123的带隙彼此不同。由此，第一氮化物半导体层122的第一区域124与第二氮化物半导体层123在接触界面具有第一极化结126，形成第一氮化物半导体结构；第一氮化物半导体层122的第二区域125与第二氮化物半导体层123在接触界面具有第二极化结127，形成第二氮化物半导体结构。换句话说，第一氮化物半导体结构包括第一氮化物半导体层122的第一区域124与第二氮化物半导体层123的叠层结构，该叠层结构可以是前述多个子层的叠层结构；第二氮化物半导体结构包括第一氮化物半导体层122的第二区域125与第二氮化物半导体层123的叠层结构，该叠层结构可以是前述多个子层的叠层结构。在其中一个实施例中，叠层结构例如可以是第一氮化物半导体层122的第一子层/第二子层和第二氮化物半导体层123的第一子层/第二子层的叠层结构。所述第一氮化物半导体结构和所述
第二氮化物半导体结构是同时或分别形成的。由于自发极化和压电极化效应的存在，并且第一氮化物半导体层122和第二氮化物半导体层123缺乏反转对称性，因此与＜0001＞晶向或晶向垂直的晶面(0001)面和面是极性面，在两者接触的过渡区域分别形成极化结。
114.继续参照图2，第一极化结126及第二极化结127具有不同的晶向，例如前者是＜0001＞晶向，后者是晶向，并且，第一极化结126和第二极化结127具有垂直界面。相对应的，在第一极化结126的垂直界面处有很强的极化正电荷，在第二极化结127的垂直界面处有很强的极化负电荷，由此，因这些极化正电荷或负电荷的存在，会分别吸引并导致界面处二维电子气(例如第一导电类型，反之也可称第二导电类型)与二维空穴气(例如第二导电类型，反之也可称第一导电类型)的生成。正如在下文将要更详细描述的，第一导电类型二维载流子气与第二导电类型二维载流子气分别在平行于第一极化结126与第二极化结127方向上形成载流子沟道。其中，二维电子气位于与第一晶体管100的导电沟道105相对应的区域中，并提供在第一晶体管100的第一源电极101、第一漏电极103之间流动的电流；二维空穴气位于与第二晶体管200的导电沟道205相对应的区域中，并提供在第二晶体管200的第二源电极201、第二漏电极203之间流动的电流。
115.继续参照图2，前述多个电极101、102、103、104、201、202、203、204分别设置在第一氮化物半导体结构和第二氮化物半导体结构上。第一源电极101、第一漏电极103相对分布在第一栅电极102的两侧，并与第一导电类型二维载流子气耦合，构成至少一个第一晶体管100。第二源电极201、第二漏电极203相对分布在第二栅电极202的两侧，并与第二导电类型二维载流子气耦合，构成至少一个第二晶体管200。在可替代实施例中，第一晶体管100还包括第一体电极104，其与第一栅电极102相对设置在第一氮化物半导体结构的侧表面上；第二晶体管200还包括第二体电极204，其与第二栅电极202相对设置在第二氮化物半导体结构的侧表面上。
116.在一实施例中，第一氮化物半导体层122还包括至少一个第二导电类型(例如p－类型)的掺杂区域150，其与第一栅电极102在＜0001＞晶向投影方向上至少部分重叠，并与第一导电类型二维载流子气电耦合，从而基本耗尽该一导电类型二维载流子气以实现第一晶体管100为常关型。为控制第一晶体管100的阈值电压，还可设置第一体电极104与该第二导电类型(例如p－类型)的掺杂区域150电连接。在另一实施例中，第一氮化物半导体层122还包括至少一个第一导电类型(例如n－类型)的掺杂区域140，其与第二栅电极202在晶向投影方向上至少部分重叠，并与第二导电类型二维载流子气电耦合，从而基本耗尽该二导电类型二维载流子气以实现第二晶体管200为常关型。为控制第二晶体管200的阈值电压，还可设置第二体电极204与该第一导电类型(例如n－类型)的掺杂区域140电连接。在另一替代实施例中，第一氮化物半导体层122可同时包括至少一个第二导电类型(例如p－类型)的掺杂区域150和第一导电类型(例如n－类型)的掺杂区域140，其分别基本耗尽第一栅电极102和第二栅电极202附近的二维载流子气，以同时实现第一晶体管100和第二晶体管200为常关型。
117.图3示出了本实施例iii族氮化物半导体的集成电路结构10
′
另一实施例的平面图和a－a向剖视图，在另一替代性实施例中，还可以在第一氮化物半导体层122中交替形成多
个第一导电类型(例如n－类型)的掺杂区域140和多个第二导电类型(例如p－类型)的掺杂区域150。在第一晶体管100中，第二导电类型(例如p－类型)的掺杂区域150在＜0001＞晶向投影方向上至少部分与第一栅电极102重叠，并基本耗尽第一栅电极102附近的第一导电类型二维载流子气，第一导电类型(例如n－类型)的掺杂区域140分别与第一源电极101和第一漏电极103电耦合。在第二晶体管200中，第一导电类型(例如n－类型)的掺杂区域140在晶向投影方向上至少部分与第二栅电极202重叠，并基本耗尽第二栅电极102附近的第二导电类型二维载流子气，第二导电类型(例如p－类型)的掺杂区域150分别与第二源电极201和第二漏电极203电耦合。
118.下面结合图4－7将要讨论各种附加电路元件可电耦合于第一晶体管100和第二晶体管200以形成各种类型的电气电路。虽然图4－7示例性示出了利用图2的互补集成电路结构的电路的实施例，但是应了解，图4－7的电路实施例还可以是利用图3的互补集成电路结构的实施例。
119.图4示例出了具有附加电连接和电路元件的反相器电路结构。反相器电路结构400包括一个第一晶体管100和一个第二晶体管200，并且第一晶体管与所述第二晶体管是串联连接，该第一晶体管100和第二晶体管200具有图2或图3的电路结构。在一实施例中，第一晶体管100是hemt，第二晶体管200是hhmt，其中，第一栅电极102与第二栅电极202连接在一起作为输入端v
in
，第一源电极101耦合接地或外部负电源v
ss
，所述第二源电极201耦合到外部正电源v
dd
，第一漏电极103与第二漏电极203连接在一起作为输出端。
120.图5示例出了具有附加电连接和电路元件的与非门电路结构。与非门电路结构500包括至少两个第一晶体管100和至少两个第二晶体管200，该第一晶体管100和第二晶体管200具有图2或图3的电路结构。在一实施例中，第一晶体管100是hemt，第二晶体管200是hhmt。至少两个第一晶体管100串联连接作为第一单元501，至少两个第二晶体管200并联连接作为第二单元502，并且第一单元501与第二单元502串联连接在一起作为输出端v
out
。另外，第一单元的第一晶体管100与第二单元的第二晶体管200是互补配对的，互补配对的两个晶体管的栅电极102、202连接在一起分别作为输入端a、b。更具体的，第一单元中的多个第一晶体管100依次串联连接，其中一个第一源电极101耦合接地或外部负电源v
ss
，一个第一漏电极103作为第一单元501的输出端v
out
与第二单元502电耦合。第二单元502中的多个第二晶体管200并联连接，其中多个第二漏电极203连接在一起作为输出端v
out
与第一单元电501耦合，多个第二源电极201连接在一起耦合外部正电源v
dd
。
121.图6示例出了具有附加电连接和电路元件的或非门电路结构。或非门电路结构600包括至少两个第一晶体管100和至少两个第二晶体管200，该第一晶体管100和第二晶体管200具有图2或图3的电路结构。在一实施例中，第一晶体管100是hemt，第二晶体管200是hhmt。至少两个第一晶体管100并联连接作为第一单元601，至少两个第二晶体管200串联连接作为第二单元602，并且第一单元601与第二单元602串联连接在一起作为输出端v
out
。另外，第一单元601的第一晶体管100与第二单元602的第二晶体管200是互补配对的，互补配对的两个晶体管的栅电极102、202连接在一起分别作为输入端a、b。更具体的，第一单元501中的多个第一晶体管100并联连接，其中多个第一源电极101连接在一起耦合接地或外部负电源v
ss
，多个第一漏电极103连接在一起作为第一单元601的输出端v
out
与第二单元602电耦合。第二单元601中的多个第二晶体管200依次串联连接，其中一个第一源电极101耦合外部
正电源v
dd
，一个第一漏电极103作为第二单元602的输出端v
out
与第一单元601电耦合。
122.图7示例出了具有附加电连接和电路元件的复杂cmos电路结构。复杂cmos电路结构700包括至少两个第一晶体管100和至少两个第二晶体管200，该第一晶体管100和第二晶体管200具有图2或图3的电路结构。在一实施例中，第一晶体管100是hemt，第二晶体管200是hhmt。多个第一晶体管100进行任意数量的串联连接或并联连接并作为第一单元701；多个第二晶体管200与第一单元701中的多个第一晶体管100互补配对，并进行任意数量的对应的并联连接或串联连接，且作为第二单元702，进一步地，第一单元701与第二单元702串联连接在一起作为输出端v
out
。另外，前述互补配对的两个晶体管的栅电极102、202连接在一起分别作为输入端a、b、c、d。更具体的，第一单元701中有4个第一晶体管100，分别记为第一晶体管100
11
、100
12
、100
13
、100
14
，第二单元702中有4个与之互补配对的第二晶体管200，分别记为第二晶体管200
11
、200
12
、200
13
、200
14
。第一单元701中的两个第一晶体管100
11
、100
12
并联连接，并与另一第一晶体管100
13
串联连接形成串联单元，该串联单元再与最后一个第一晶体管100
14
并联连接，其第一源电极101连接在一起耦合接地或外部负电源v
ss
，其第一漏电极103连接在一起作为输出端v
out
与第二单元702电耦合。第二单元702中两个第二晶体管200
11
、200
12
串联连接形成串联单元，再与另一第二晶体管200
13
并联连接形成一并联单元，其第二源电极201连接在一起耦合外部正电源v
dd
，该并联单元再与最后一个第二晶体管200
14
串联连接，200
14
的第二漏电极203作为第二单元的输出端v
out
与第一单元701电耦合。
123.此外，虽然第一晶体管100和第二晶体管200被示为彼此直接相邻，但是两者可以在空间上彼此分离(虽然仍然在相同的第一氮化物半导体层122上)，其中任何数目的插入器件，和/或一种或多种隔离结构可存在于晶体管100、200之间。例如，隔离结构可以包括隔离沟槽及填入沟槽的隔离介质(参见附图32)。
124.除了可以实现各种互补氮化物集成电路结构10实施例的电路的上述例子，各种氮化物集成电路结构10的实施例可以被实现在包括各种其它类型电路的电子设备中。这种电路包括，但并不限于ac至dc转换器(整流器)、dc至dc转换器、dc至ac逆变器、ac至ac转换器、放大器以及各种其它类型的电路。因此，上述给出的例子并不意在限制性的。
125.氮化物集成电路结构10还可以包括附加有源和/或无源器件的任何组合，包括至少一个第一晶体管100(例如hemt)和至少一个第二晶体管200(例如hhmt)、二极管、电阻、电容、电感等等，连同各种器件之间的导电互连的任何组合，以实现运算、放大、传输、转换、逻辑等功能。
126.以下参照图8－40来详细描述用于制造上述氮化物集成电路结构10的制造方法。为实现前述互补型氮化物集成电路结构10，需要在一衬底上形成hemt和hhmt，优选的是同时实现hemt和hhmt，当然也可分别实现hemt和hhmt，并通过形成含掺杂结构的沟道结构而实现常关型晶体管。当然，从原理上说，也可由沟道结构外的掺杂氮化物半导体栅电极实现。在本实施例中，主要就形成含掺杂结构的沟道结构进行说明。另外，从原理上说，要同时实现hemt和hhmt，可以有三种工艺路线：无限制生长得到的垂直沟道；水平沟槽限制生长得到的垂直沟道，垂直沟槽限制生长得到的垂直沟道，但是由于水平沟槽限制可以获得最高的集成密度并且工艺相对简单，所以，本实施例只以这种情况说明。
127.如图8－9所示，提供一衬底120，所述衬底可以是采用(110)或(112)面的硅衬底。可替换地，衬底120可为蓝宝石衬底、碳化硅衬底或氮化镓衬底等等。在所述衬底120第一表
面801上形成第一绝缘层802，示例性的，所述第一绝缘层802为热氧化或气相沉积形成的sio2层。示例性的所述第一绝缘层802的厚度约为0.5微米。
128.如图10所示，在所述第一绝缘层802上光刻形成开口露出部分的所述第一绝缘层802，刻蚀所述第一绝缘层802和其下方的所述衬底120，形成垂直的多个第一沟槽803，所述第一沟槽803是间隔排列，所述第一沟槽的侧壁具有六角对称的晶格结构，例如si(111)面。
129.如图11所示，在前述形成的结构基础上，共面沉积形成牺牲层804，示例性的，所述牺牲层804是氮化硅层，其厚度约为100纳米。可以理解的是，所述第一绝缘层802和牺牲层804的选择，以其二者之间具有高蚀刻选择比即可，例如在刻蚀所述牺牲层804时，刻蚀剂对所述牺牲层804的进行刻蚀时，基本上不对第一绝缘层802进行蚀刻，或对其蚀刻极其缓慢。
130.如图12所示，进行干法刻蚀，去除所述第一绝缘层802表面上的所述牺牲层804，和去除所述第一沟槽803底部上的所述牺牲层804，保留所述第一沟槽803侧表面，比如第一侧表面805和第二侧表面806上的所述第一牺牲层804。
131.如图13所示，通过氧化工艺，在所述沟槽的底面上形成第二绝缘层807(二氧化硅层)，所述第一沟槽803的侧表面，比如第一侧表面805和第二侧表面806由于保留的所述第一牺牲层804的保护没有被氧化，所述第二绝缘层807可以避免在后续生长氮化物半导体时镓原子与硅衬底的不兼容，避免出现回熔(melt－back)现象。同时，该第二绝缘层807还可以有效阻绝氮化物半导体与硅衬底之间的漏电流，并降低硅衬底所带来的寄生电容。
132.如图14所示，通过选择性湿法腐蚀，利用所述第一牺牲层804和所述第二绝缘层807的刻蚀选择比，去除所述第一沟槽803侧表面，比如第一和第二侧表面805、806上的所述第一牺牲层804。
133.如图15所示，通过氧化工艺，在所述第一沟槽803第一和第二侧表面805、806上分别形成较薄的第三绝缘层808(二氧化硅层)，第三绝缘层808厚度与第一、第二绝缘层厚度的不同设置，以满足在后续去除所述第三绝缘层808时候，仍然还有足够厚的第一和第二绝缘层以保护所述衬底即可。这些绝缘层可以避免在后续生长氮化物半导体时镓原子与硅衬底的不兼容，避免出现回熔(melt－back)现象，对于硅衬底上制作氮化物半导体器件是必不可少的。
134.如图16所示，在前述结构上涂敷光刻胶809，通过本领域技术人员熟知的曝光显影工艺，在所述第一沟槽803之间形成光刻图形以暴露所述第一沟槽803之间部分所述第三绝缘层808和所述第一绝缘层802。
135.如图17所示，去除暴露出的所述多个第一沟槽803的侧表面上的部分所述第三绝缘层808和所述第一绝缘层802，由于所述第一绝缘层802的厚度远大于所述第三绝缘层808的厚度，因此，在去除部分所述第三绝缘层808的过程中，所述暴露的第一绝缘层802部分仅被蚀刻很少的厚度并不会被完全去除。然后去除剩下的所述光刻胶809，从而使得在所述第一沟槽803中暴露出所述衬底120的一部分侧表面805、806。
136.如图18所示，由于硅衬底与镓之间的回熔(melt－back)效果，硅衬底上不能直接沉积gan。通常需要先沉积aln的成核层，再在此基础上形成后续的氮化物半导体结构。因此，在暴露出的所述第一沟槽803侧表面805、806上分别形成单晶aln成核层121，所述单晶aln晶体的生长方向是＜0001＞，表面是(0001)面。需要指出的是，aln的选择性很低，在通常的工艺条件下容易在绝缘层上也生成多晶或非晶的aln，这对形成所需的结构是不利的。
因此，需要在形成了成核层后另行去除二氧化硅层上的aln。或者在生长aln成核层时引入含氯气体以保证仅在所述硅衬底上生长而不在所述二氧化硅层生长。
137.可以理解的是，如果采用其他衬底例如al2o3，则成核层也可以是gan。此时通过工艺调节可以较容易实现仅在暴露的衬底表面成核。
138.如图19所示，然后以成核层121为核心侧向外生长第一氮化物层半导体122，由于所述第一沟槽803的存在，所述第一氮化物半导体层122从成核层开始沿着所述第一沟槽803开始侧向外延生长，生长方向为＜0001＞，所述＜0001＞晶向与晶向互为反方向。所述第一氮化物半导体层122还可以在所述沟槽外生长，通过平坦化或蚀刻技术去除所述第一沟槽803外的第一氮化物半导体层122。侧向外延可以有效提升侧向外延区域的氮化物半导体晶体质量，进而提升器件的电学性能。去除所述沟槽外的第一氮化物半导体层122。可以理解的是所述第一氮化物半导体层122在所述第一沟槽803外的生长也可以不必去除，而形成突出所述第一沟槽803的部分。
139.根据本实施例，第一氮化物半导体层122可由无掺杂剂的gan形成。在另外可替代的实施例中，第一氮化物半导体层122也可包括一个或多个氮化物半导体子层，可由选自于gan、inn、aln、algan、inaln、ingan、algainn或其它合适的合金材料形成。第一氮化物半导体层122可以具有1.0微米至10微米范围内的厚度。替代地，第一氮化物半导体层122可以更厚或更薄。应注意，本发明中所述的数值范围仅作为示例而非对本发明的限制。
140.可以理解的是，在生长所述第一氮化物半导体层之前，还可以先沉积形成一缓冲层，也可以不形成缓冲层。
141.在替代实施例中，还可在第一氮化物半导体层122形成至少一个第二导电类型(例如p－类型)的掺杂区域150，其与前述第一栅电极102在＜0001＞晶向投影方向上至少部分重叠，并与第一导电类型二维载流子气电耦合，从而基本耗尽该第一导电类型二维载流子气，以实现第一晶体管100为常关型。所述第二导电类型的掺杂区域150的掺杂浓度、尺寸参数等可以通过器件参数设置，以满足基本耗尽第一导电类型二维载流子气，也即耗尽95％－100％的第一导电类型二维载流子气。第一导电类型二维载流子气的浓度越高，相应的掺杂浓度可以随之提高。
142.在另一实施例中，还可在第一氮化物半导体层122形成至少一个第一导电类型(例如n－类型)的掺杂区域140，其与前述第二栅电极202在晶向投影方向上至少部分重叠，并与第二导电类型二维载流子气电耦合，从而基本耗尽该第二导电类型二维载流子气以实现第二晶体管200为常关型。所述第一导电类型(例如n－类型)的掺杂区域140的掺杂浓度、尺寸参数等可以通过器件参数设置，以满足基本耗尽第二导电类型二维载流子气，也即耗尽95％－100％的第二导电类型二维载流子气。第二导电类型二维载流子气的浓度越高，相应的掺杂浓度可以随之提高。
143.在另一替代实施例中，还可在第一氮化物半导体层122同时形成至少一个第二导电类型(例如p－类型)的掺杂区域150和第一导电类型(例如n－类型)的掺杂区域140，其分别基本耗尽第一栅电极102和第二栅电极202附近的二维载流子气，以同时实现第一晶体管100和第二晶体管200为常关型。
144.如图20所示，对所述第一氮化物半导体层122之间的硅衬底120进行刻蚀，去除所
述第一绝缘层802以及部分的所述硅衬底120，形成多个第二沟槽810。在对硅衬底120进行刻蚀后，第一氮化物半导体层122除成核层外侧表面还可能保存有第三绝缘层808。在此可以去除该第三绝缘层808，由此暴露了所述第一氮化物半导体层122的＜0001＞和方向上的侧表面180、190，其对应晶面分别为(0001)面和面。换句话说，第一氮化物半导体层122的＜0001＞方向上的侧表面180为所述第一氮化物半导体层122的第一区域124，第一氮化物半导体层122的方向上的侧表面190为所述第一氮化物半导体层122的第二区域125。在另外实施例中，也可以先保留第三绝缘层808并在较后的步骤中去除，在此不再赘述。
145.如图21所示，在所述刻蚀后的衬底120上形成第四绝缘层811以填充所述第二沟槽810，并平坦化，以隔离暴露的所述硅衬底，所述第四绝缘层811示例性的可以为二氧化硅层。
146.如图22所示，刻蚀掉所述第二沟槽810内包括底部及侧壁上部分所述第四绝缘层811，以暴露部分所述第一氮化物半导体层122的第一区域124和第二区域125。
147.如图23所示，然后在暴露的所述第一氮化物半导体层122的第一区域124和第二区域125上形成第二氮化物半导体层123，与第一氮化物半导体层122的第一区域124和第二区域125分别形成叠层结构。在一实施例中，第二氮化物半导体层123是势垒层，或是载流子供给层，可包括一个或多个氮化物半导体子层。第二氮化物半导体层123，可由选自于algan、inaln、ingan、aln或其它合适的合金材料形成。在本实施例中，第二氮化物半导体层123可由具有在大约20％至30％范围内的铝原子百分比的algan合金形成。在替代实施例中，铝的百分比可更低或更高。
148.在一实施例中，第一氮化物半导体层122具有第一带隙，并且第二氮化物半导体层123具有第二带隙，第二带隙大于第一带隙。第一氮化物半导体层122例如gan层可以具有大约3.4ev的带隙，第二氮化物半导体层123例如algan层可以具有大约4.0ev的带隙。在其它实施例中，第二氮化物半导体层123的带隙可更高或更低。在任何情况下，第一氮化物半导体层122和第二氮化物半导体层123的带隙彼此不同。
149.由于自发极化和压电极化效应的存在，并且第一氮化物半导体层122和第二氮化物半导体层123缺乏反转对称性，因此与＜0001＞晶向或晶向垂直的晶面(0001)面和面是极性面，在两者接触的过渡区域分别形成极化结。因此，第一氮化物半导体层122的第一区域124与第二氮化物半导体层123在接触界面具有第一极化结126，形成第一氮化物半导体结构；第一氮化物半导体层122的第二区域125与第二氮化物半导体层123在接触界面具有第二极化结127，形成第二氮化物半导体结构。换句话说，第一氮化物半导体结构包括第一氮化物半导体层122的第一区域124与第二氮化物半导体层123的叠层结构，该叠层结构可以是前述多个子层的叠层结构；第二氮化物半导体结构包括第一氮化物半导体层122的第二区域125与第二氮化物半导体层123的叠层结构，该叠层结构可以是前述多个子层的叠层结构。在其中一个实施例中，叠层结构例如可以是第一氮化物半导体层122的第一子层/第二子层和第二氮化物半导体层123的第一子层/第二子层的叠层结构。所述第一氮化物半导体结构和所述第二氮化物半导体结构是同时形成的。
150.在一实施例中，所述第一极化结126及第二极化结127具有不同的晶向，例如前者
是＜0001＞晶向，后者是晶向，并且，第一极化结126和第二极化结127具有垂直界面。第一导电类型二维载流子气与第二导电类型二维载流子气分别在平行于第一极化结126与第二极化结127方向上形成载流子沟道。
151.如图24所示，在前述结构上形成第五绝缘层812以填充所述第二沟槽810，并光刻所述第五绝缘层812形成源电极、漏电极以及栅电极窗口。采用本领域技术人员公知的技术，例如电子束蒸发技术在源电极窗口、漏电极窗口以及栅电极窗口蒸发ti/al/ti/tin四层金属，例如厚度为20nm/130nm/25nm/70nm，并通过剥离、退火后，形成与二维载流子气欧姆接触的欧姆电极，以及与所述第二氮化物半导体层123绝缘或成肖特基接触的栅电极，也即形成所述hemt 100和hhmt 200的源电极101/201，漏电极103/203，以及栅电极102/202，参见附图2。具体地，第一源电极101、第一漏电极103相对分布在第一栅电极102的两侧，并与第一导电类型二维载流子气耦合，构成至少一个第一晶体管100。第二源电极201、第二漏电极203相对分布在第二栅电极202的两侧，并与第二导电类型二维载流子气耦合，构成至少一个第二晶体管200。
152.如图25、图3所示，为控制晶体管的阈值电压，还可在前述结构上形成体电极104、204，其分别与该第二导电类型(例如p－类型)的掺杂区域150以及该第一导电类型(例如n－类型)的掺杂区域140电连接。具体地，在可替代实施例中，第一晶体管100还包括第一体电极104，其与第一栅电极102相对设置在第一氮化物半导体结构的侧表面上；第二晶体管200还包括第二体电极204，其与第二栅电极202相对设置在第二氮化物半导体结构的侧表面上。
153.在另一个实施例中，可以采用氧化工艺形成第六绝缘层811’替代第四绝缘层811对上述第二沟槽中的硅衬底120进行隔离。具体地，以刻蚀部分硅衬底后得到的结构，如图20所示的结构为基础介绍，对其重新编号为图26。以下仅介绍与前述实施例不同的结构或方法，具有相同结构及方法的内容就不再详细介绍。
154.如图27所示，对图26所示的结构进行氧化，在所述第二沟槽810暴露的硅衬底120及所述第一氮化物半导体层122的侧面上形成第六绝缘层811’。由于氮化物半导体不容易被氧化，所以在第一氮化物半导体层122表面形成的第六绝缘层811’相对较薄。
155.如图28所示，去除环绕所述第一氮化物半导体层122侧面上的第六绝缘层811’，以暴露部分所述第一氮化物半导体层122的第一区域124和第二区域125。也可以在形成图20(26)结构的过程中先保留第一氮化物半导体层122侧面上的第三绝缘层808。该第三绝缘层可以保护在图27所示的氧化过程中保护第一氮化物半导体层122侧面并在较后的图28所示步骤中被去除。
156.如图29所示，然后在暴露的所述第一氮化物半导体层122的第一区域124和第二区域125上形成第二氮化物半导体层123，与第一氮化物半导体层122的第一区域124和第二区域125分别形成叠层结构。在一实施例中，第二氮化物半导体层123的材质与前述实施例相同。进一步地，在其中一个实施例中，叠层结构例如可以是第一氮化物半导体层122的第一子层/第二子层和第二氮化物半导体层123的第一子层/第二子层的叠层结构。所述第一氮化物半导体结构和所述第二氮化物半导体结构是同时形成的。
157.如图30、图2所示，在前述结构上形成源电极、漏电极以及栅电极窗口。采用本领域技术人员公知的技术，例如电子束蒸发技术在源电极窗口、漏电极窗口蒸发ti/al/ti/tin
四层金属，例如厚度为20nm/130nm/25nm/70nm，并通过剥离、退火后，形成与二维载流子气欧姆接触的欧姆电极，以及在栅电极窗口蒸发tin金属以与所述第二氮化物半导体层123形成绝缘或肖特基接触的栅电极，也即形成所述hemt 100和hhmt 200的源电极101/201，漏电极103/203，以及栅电极102/202。也可以采用刻蚀的办法形成这些电极结构。
158.如图31所示，为控制晶体管的阈值电压，还可在前述结构上形成体电极104、204，其分别与该第二导电类型(例如p－类型)的掺杂区域150以及该第一导电类型(例如n－类型)的掺杂区域140电连接。
159.如图32所示，去除不同晶体管间的二维载流子气，即2deg和2dhg，以防止不同晶体管间由于2deg和2dhg造成的电连接。具体地，利用本领域技术公知的技术，例如感应耦合等离子刻蚀(即icp刻蚀)，在不同晶体管间形成沟槽，并填充第七绝缘介质812形成沟槽隔离结构。
160.在另一个可替代实施例中，可以对形成第一氮化物半导体121的掺杂结构进行另外的说明。以下仅介绍与前述实施例不同的结构或方法，具有相同结构及方法的内容就不再详细介绍。
161.如图33所示，以前述方法形成的图18的结构为基础进行说明，重新编号为图33。
162.在另一替代性实施例中，如图34所示，以成核层121为核心侧向外生长第一氮化物层半导体122，由于所述第一沟槽803的存在，所述第一氮化物半导体层122从成核层开始沿着所述第一沟槽803开始侧向外延生长，所述第一氮化物半导体层122还可以在所述沟槽外生长，通过平坦化或蚀刻技术去除所述第一沟槽803外的第一氮化物半导体层122。在一实施例中，第一氮化物层半导体122的材质与前述实施例相同。
163.与前述实施例不同的是，在侧向外延时，在所述第一氮化物半导体层122中交替形成多个第一导电类型(例如n－类型)的掺杂区域140和多个第二导电类型(例如p－类型)的掺杂区域150。
164.如图35所示，对所述第一氮化物半导体层122之间的硅衬底120进行刻蚀，去除所述第一绝缘层802以及部分的所述硅衬底120，形成第二沟槽810，由此暴露了所述第一氮化物半导体层122的＜0001＞和方向上的侧表面180、190，其对应晶面分别为(0001)面和面。换句话说，第一氮化物半导体层122的＜0001＞方向上的侧表面180为所述第一氮化物半导体层122的第一区域124，第一氮化物半导体层122的方向上的侧表面190为所述第一氮化物半导体层122的第二区域125。
165.如图36所示，在所述刻蚀后的衬底120上形成第四绝缘层811以填充所述第二沟槽810，并平坦化，以隔离暴露的所述硅衬底，所述第四绝缘层811示例性的可以为二氧化硅层。
166.如图37所示，刻蚀掉所述第二沟槽810内包括底部及侧壁上部分所述第四绝缘层811，以暴露部分所述第一氮化物半导体层122的第一区域124和第二区域125。
167.如图38所示，然后在暴露的所述第一氮化物半导体层122的第一区域124和第二区域125上形成第二氮化物半导体层123，与第一氮化物半导体层122的第一区域124和第二区域125分别形成叠层结构。在一实施例中，第二氮化物半导体层123的材质与前述实施例相同。进一步地，在其中一个实施例中，叠层结构例如可以是第一氮化物半导体层122的第一
子层/第二子层和第二氮化物半导体层123的第一子层/第二子层的叠层结构。所述第一氮化物半导体结构和所述第二氮化物半导体结构是同时形成的。
168.如图39、图2、3所示，在前述结构上形成第五绝缘层812以填充所述第二沟槽810，并光刻所述第五绝缘层812形成源电极、漏电极以及栅电极窗口。采用本领域技术人员公知的技术，例如电子束蒸发技术在源电极窗口、漏电极窗口蒸发ti/al/ti/tin四层金属，例如厚度为20nm/130nm/25nm/70nm，并通过剥离、退火后，形成与二维载流子气欧姆接触的欧姆电极，以及在栅电极窗口形成与所述第二氮化物半导体层123绝缘或成肖特基接触的栅电极，也即形成所述hemt 100和hhmt 200的源电极101/201，漏电极103/203，以及栅电极102/202。也可以采用刻蚀的办法形成这些电极结构。
169.具体地，第一源电极101、第一漏电极103相对分布在第一栅电极101的两侧，并与第一导电类型二维载流子气耦合，构成至少一个第一晶体管100。其中，在第一晶体管100中，第二导电类型(例如p－类型)的掺杂区域150在＜0001＞晶向投影方向上至少部分与第一栅电极102重叠，并基本耗尽第一栅电极102附近的第一导电类型二维载流子气，第一导电类型(例如n－类型)的掺杂区域140分别与第一源电极101和第一漏电极103电耦合。另外，第二源电极201、第二漏电极203相对分布在第二栅电极202的两侧，并与第二导电类型二维载流子气耦合，构成至少一个第二晶体管200。其中，在第二晶体管200中，第一导电类型(例如n－类型)的掺杂区域140在晶向投影方向上至少部分与第二栅电极202重叠，并基本耗尽第二栅电极102附近的第二导电类型二维载流子气，第二导电类型(例如p－类型)的掺杂区域150分别与第二源电极201和第二漏电极203电耦合。
170.如图40、图3所示，为控制晶体管的阈值电压，还可在前述结构上形成体电极104、204，其分别与该第二导电类型(例如p－类型)的掺杂区域150以及该第一导电类型(例如n－类型)的掺杂区域140电连接。具体地，在可替代实施例中，第一晶体管100还包括第一体电极104，其与第一栅电极102相对设置在第一氮化物半导体结构的侧表面上；第二晶体管200还包括第二体电极204，其与第二栅电极202相对设置在第二氮化物半导体结构的侧表面上。
171.可选的，为去除不同晶体管间的二维载流子气，即2deg和2dhg，以防止不同晶体管间由于2deg和2dhg造成的电连接。可在不同晶体管间形成沟槽隔离结构。
172.上述描述是指被“连接”或“耦合”在一起的元素或节点或特征。正如本发明所使用的，除非另有明确说明，“连接”意指一个元素被直接联接到(或直接互通)另一个元素，并且不一定是机械地连接。同样，除非另有明确说明，“耦合”意指一个元素被直接或非直接联接到(直接或非直接互通)另一个元素，并且不一定是机械地耦合。因此，虽然附图中所示的示意图描述了一个示例性元素布置，但是在描述的主题的实施例中可提出附加中间元素、器件、特征、或组件。
173.虽然在上述详细说明中已经提出了至少一个示例性实施例，但是应当认识到还存在大量的变化。而且本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。