阵列基板及制作方法、显示面板与流程

1.本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法、显示面板。


背景技术：

2.随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，lcd)。
3.现有的一种显示装置包括薄膜晶体管阵列基板(thin film transistor array substrate，tft array substrate)、彩膜基板(color filter substrate，cf substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
4.现有tft中的源极和漏极通常是与数据线采用同一层金属膜经过图案化处理制成的，数据线、源极和漏极通常采用金属铜制成，而采用金属制成的源极和漏极容易使金属中离子扩散到tft沟道中，使得有源层的导电性能增加，导致阈值电压偏移、迁移率下降以及漏电流增大等异常，引起tft特性变差。现有tft中有源层通常是设于源极和漏极的下方，在形成源极和漏极的图形时通常也会影响到有源层，导致有源层的性能变差，也会引起tft特性变差。
5.为了解决这个问题，有的tft中将有源层设置在源极和漏极的上方，从而避免了在蚀刻tft沟道时对有源层的影响，但是这也会导致新的问题出现，即在蚀刻有源层时，又会蚀刻到数据线，导致数据线的性能变差，目前还没有能兼顾这两个问题的解决方案。


技术实现要素：

6.为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、显示面板，以解决现有技术中的至少一种技术问题。
7.本发明的目的通过下述技术方案实现：
8.本发明提供一种阵列基板，包括：
9.基底；
10.设于所述基底上的第一金属层，所述第一金属层包括数据线；
11.设于所述第一金属层上侧的金属氧化物层，所述金属氧化物层包括半导体部分和导体部分，所述半导体部分包括有源层，所述导体部分包括源极、漏极以及保护部，所述有源层分别与所述源极和所述漏极导电连接，所述源极与所述数据线导电连接，所述保护部覆盖在所述第一金属层的上表面并用于保护所述第一金属层；
12.覆盖所述金属氧化物层的第一绝缘层；
13.设于所述第一绝缘层上侧的第二金属层，所述第二金属层包括扫描线和栅极，所述栅极在所述金属氧化物层上的投影与所述有源层相对应；
14.覆盖所述第二金属层的第二绝缘层；
15.设于所述第二绝缘层上侧的像素电极，所述像素电极与所述漏极导电连接。
16.进一步地，所述第一金属层包括遮光部，所述遮光部与所述有源层相对应，所述遮光部在所述金属氧化物层上的投影覆盖住所述有源层，所述金属氧化物层与所述遮光部之间设有绝缘间隔层，所述绝缘间隔层与所述遮光部相对应，所述遮光部与所述数据线相互间隔开；或所述遮光部与所述数据线导电连接。
17.进一步地，所述阵列基板还包括公共电极，所述公共电极设于所述第二绝缘层的上侧，所述公共电极与所述像素电极位于不同层并相互绝缘。
18.进一步地，所述第二金属层还包括公共电极线，所述公共电极线与所述公共电极导电连接。
19.进一步地，所述第二绝缘层的上表面设有平坦层，所述公共电极与所述像素电极均设于所述平坦层的上侧。
20.本发明还提供一种阵列基板的制作方法，所述制作方法用于制作如上所述的阵列基板，所述制作方法包括：
21.提供基底；
22.在所述基底上形成第一金属层，对所述第一金属层进行蚀刻并形成图案化的数据线；
23.在所述基底上形成覆盖所述数据线的金属氧化物层，对所述金属氧化物层进行蚀刻并形成源极、漏极、有源层以及保护部，所述有源层分别与所述源极和所述漏极导电连接，所述源极与所述数据线导电连接，所述保护部覆盖在所述第一金属层的上表面并用于保护所述第一金属层；
24.对所述源极、所述漏极以及所述保护部进行导体化处理，使所述金属氧化物层形成对应所述源极、所述漏极以及所述保护部的导体部分以及对应所述有源层的半导体部分；
25.在所述金属氧化物层上形成第一绝缘层；
26.在所述第一绝缘层上形成第二金属层，对所述第二金属层进行蚀刻并形成图案化的扫描线和栅极，所述栅极在所述金属氧化物层上的投影与所述有源层相对应；
27.在所述第二金属层上形成第二绝缘层；
28.在所述第二绝缘层的上侧形成像素电极，所述像素电极与所述漏极导电连接。
29.进一步地，对所述第一金属层进行蚀刻时还形成遮光部，所述遮光部与所述有源层相对应，所述遮光部在所述金属氧化物层上的投影覆盖住所述有源层，所述遮光部与所述数据线相互间隔开；或所述遮光部与所述数据线导电连接；
30.在所述金属氧化物层与所述遮光部之间还形成有绝缘间隔层，所述绝缘间隔层与所述遮光部相对应。
31.进一步地，对所述源极、所述漏极以及所述保护部进行导体化处理的步骤具体为：
32.在形成所述第一绝缘层之前，在所述金属氧化物层的上表面形成对应所述有源层的阻挡层；采用氢气注入工艺对所述源极、所述漏极以及所述保护部进行导体化处理；
33.或者，在形成所述扫描线和所述栅极之后，以所述栅极为阻挡，并采用等离子溅射工艺或紫外光照射工艺对所述源极、所述漏极以及所述保护部进行导体化处理。
34.进一步地，对所述第二金属层进行蚀刻时还形成公共电极线；
35.在所述第二绝缘层的上表面制作公共电极，所述公共电极通过接触孔与所述公共电极线导电连接；
36.在所述公共电极的上表面形成第三绝缘层，在所述第三绝缘层的上表面制作所述像素电极。
37.本发明还提供一种显示面板，包括如上所述的阵列基板以及与所述阵列基板相对设置的对置基板以及设于所述阵列基板和所述对置基板之间的液晶层，所述对置基板上设有上偏光片，所述阵列基板上设有下偏光片，所述上偏光片的透光轴与所述下偏光片的透光轴相互垂直。
38.本发明有益效果在于：通过将有源层、源极以及漏极采用同一层金属氧化物层制成，提高了电子的迁移率以及减少处理工艺，而且金属氧化物层还包括覆盖数据线的保护部，避免数据线在后续蚀刻工艺中损坏，再将扫描线和栅极设于有源层、源极以及漏极的上侧，在对金属氧化物层进行导体化处理时，使得栅极可以对有源层进行阻挡，避免有源层也被导体化，从而减少处理工艺，而且扫描线与其他电极之间形成的杂散寄生电容较小，使得面板的延迟及功耗可以做到更小，从而可以提高阵列基板整体上的性能以及减少阵列基板的制作工艺流程。
附图说明
39.图1是本发明中阵列基板的截面示意图；
40.图2a
‑
2j是本发明中阵列基板的制作方法的截面制作流程示意图；
41.图3a
‑
3d是本发明中阵列基板的制作方法的平面制作流程示意图；
42.图4是本发明中显示面板的截面结构示意图；
43.图5是本发明另一实施例中阵列基板的截面示意图；
44.图6是本发明另一实施例中第一金属层的平面结构示意图；
45.图7是本发明另一实施例中阵列基板的截面示意图。
具体实施方式
46.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示面板的具体实施方式、结构、特征及其功效，详细说明如下：
47.图1是本发明中阵列基板的截面示意图，图2a
‑
2j是本发明中阵列基板的制作方法的截面制作流程示意图，图3a
‑
3d是本发明中阵列基板的制作方法的平面制作流程示意图，图4是本发明中显示面板的截面结构示意图，图5是本发明另一实施例中阵列基板的截面示意图，图6是本发明另一实施例中第一金属层的平面结构示意图，图7是本发明另一实施例中阵列基板的截面示意图。
48.如图1所示，本发明提供的一种阵列基板，包括：
49.基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
50.设于基底10上的第一金属层11(图3a)，第一金属层11包括数据线111，第一金属层11可以采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)，或铜和铝(cu/al)等制成。
51.设于第一金属层11上侧的金属氧化物层12，金属氧化物层12包括半导体部分和导体部分，半导体部分包括有源层123，导体部分包括源极121、漏极122以及保护部124，有源层123分别与源极121和漏极122导电连接，源极121与数据线111导电连接，保护部124覆盖在第一金属层11的上表面并用于保护第一金属层11。本实施例中，保护部124与源极121也导电连接在一起。其中，金属氧化物层12可以采用铟镓锌氧化物(indium gallium zinc oxide，igzo)、铟镓锌锡氧化物(igzto)、lnizo或itzo等制成，而源极121、漏极122以及保护部124对应的金属氧化物层12部分通过氢气注入工艺、离子溅射工艺或紫外光照射工艺进行导体化处理，从而使得源极121、漏极122以及保护部124对应的金属氧化物层12部分由半导体变成导体，至于氢气注入工艺、离子溅射工艺或紫外光照射工艺等工艺的具体介绍请参考现有技术，这里不再赘述。通过将有源层123、源极121以及漏极122采用同一层金属氧化物层12制成，使得有源层123分别与源极121和漏极122紧密连接在一起，提高了电子的迁移率、子像素的开口率以及减少了处理工艺，而且金属氧化物层12还包括覆盖数据线111的保护部124，避免数据线111在后续蚀刻工艺中遭到损坏，以防止数据线111的阻值增大。
52.覆盖金属氧化物层12的第一绝缘层101，第一绝缘层101可以为栅极绝缘层，第一绝缘层101整面的设置在基底10上并覆盖源极121、漏极122、有源层123以及保护部124。第一绝缘层101的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
53.设于第一绝缘层101上侧的第二金属层13，第二金属层13包括扫描线131(图3c)和栅极132，扫描线131和栅极132导电连接，栅极132在金属氧化物层12上的投影与有源层123相对应，有源层123与栅极132上下对齐。第二金属层13可以采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)等制成。通过将扫描线131和栅极132设于有源层123、源极121以及漏极122的上侧，在对金属氧化物层12进行导体化处理时，使得栅极132可以对有源层123进行阻挡，避免有源层123也被导体化，从而可以减少一道掩膜工艺。而且扫描线131与其他电极之间形成的杂散寄生电容较小，使得面板的延迟及功耗可以做到更小。
54.覆盖第二金属层13的第二绝缘层102，第二绝缘层102整面的设置在基底10上并覆盖扫描线131和栅极132。第二绝缘层102的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
55.设于第二绝缘层102上侧的像素电极15，像素电极15与漏极122导电连接。像素电极15采用氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。
56.进一步地，第一金属层11还包括遮光部112，遮光部112与有源层123相对应，遮光部112在金属氧化物层12上的投影覆盖住有源层123，从而避免背光照射到有源层123，影响薄膜晶体管的正常工作。遮光部112在金属氧化物层12上的投影还覆盖一部分的源极121和漏极122，可以避免倾斜的光线从遮光部112的侧面照射到有源层123。金属氧化物层12与遮光部112之间设有绝缘间隔层103，绝缘间隔层103与遮光部112相对应，从而避免源极121和漏极122通过遮光部112电性导通。本实施例中，遮光部112与数据线111相互间隔开，即遮光部112与数据线111不相连接。其中，第一金属层11还可以包括非显示区的外围信号走线，从而使得阵列基板可以与控制芯片进行信号连接。
57.当然，在另一实施例中，如图5和图6所示，遮光部112也可以与数据线111导电连接使得金属氧化物层12覆盖在第一金属层11上时更加平整，减少源极121发生断路的机率。
58.进一步地，阵列基板还包括公共电极14，公共电极14设于第二绝缘层102的上侧，
公共电极14与像素电极15位于不同层并通过第三绝缘层104相互间隔开。公共电极14采用氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。本实施例中，公共电极14位于像素电极15的下侧，像素电极15为对应子像素的狭缝电极，公共电极14为整面的面状电极，以形成边缘场开关模式(fringe field switching，ffs)。当然，在其他实施例中，像素电极15位于公共电极14的下侧，或阵列基板也可不用设置公共电极14，而将公共电极14设置于对置基板20上，以形成tn显示模式或va显示模式。
59.进一步地，第二金属层13还包括公共电极线133(图1和图3c)，公共电极线133与扫描线131位于同一层并相互平行设置，公共电极线133通过接触孔与公共电极14导电连接，从而可以减少公共信号在传输时的电阻。
60.在另一实施中，如图7所示，第二绝缘层102的上表面设有平坦层105，公共电极14与像素电极15均设于平坦层105的上侧，从而将公共电极14和像素电极15垫高，使得公共电极14和像素电极15之间形成的电场更容易驱动液晶分子，降低驱动功耗以及液晶分子偏转时的响应时间。
61.本实施例中还提供一种阵列基板的制作方法，该制作方法用于制作如上所述的阵列基板。如图2a
‑
2j以及3a
‑
3d所示，该制作方法包括：
62.如图2a
‑
2e和图3a所示，提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
63.在基底10上形成第一金属层11和绝缘间隔层103，对第一金属层11进行蚀刻并形成图案化的数据线111和遮光部112，绝缘间隔层103与遮光部112相对应。第一金属层11采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)，或铜和铝(cu/al)等制成，绝缘间隔层103的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。优选地，采用半色调掩膜工艺对第一金属层11和绝缘间隔层103进行蚀刻，以减少掩膜工艺。具体地，如图2a所示，在覆盖第一金属层11和绝缘间隔层103之后，在绝缘间隔层103的上表面覆盖光阻，使用半色调掩膜板(half tone mask)对光阻进行曝光显影，从而使得光阻形成光阻全保留区域51、光阻半保留区域52以及光阻不保留区域(即没有光阻)。其中，不保留区域对应需要将第一金属层11和绝缘间隔层103均蚀刻掉的区域，全保留区域51对应遮光部112等第一金属层11和绝缘间隔层103均保留的区域，而半保留区域对应数据线111等只保留第一金属层11不保留绝缘间隔层103的区域。如图2b所示，在使用半色调掩膜板对光阻进行曝光显影后，先采用干蚀刻工艺对绝缘间隔层103进行刻蚀，再采用湿蚀刻工艺对第一金属层11进行蚀刻，例如采用铝酸对第一金属层11进行蚀刻，从而使得第一金属层11形成数据线111、遮光部112以及非显示区的外围走线。如图2c所示，再对光阻进行灰化处理，去除光阻半保留区域52，保留一部分光阻全保留区域51。采用干蚀刻工艺对绝缘间隔层103进行刻蚀，从而只保留对应遮光部112的绝缘间隔层103，如图2d所示。如图2e所示，最后去除光阻。通过采用半色调掩膜工艺可以减少制作工艺的流程，至于半色调掩膜工艺可以参考现有技术，这里不再具体赘述。当然，在其他实施例中，当没有设置遮光部112时，可以在基底10上形成第一金属层11并直接对第一金属层11进行蚀刻处理，以形成图案化的数据线111，从而无需再覆盖绝缘间隔层103，也不需要采用半色调掩膜工艺。
64.本实施例中，遮光部112与数据线111相互间隔开，即遮光部112与数据线111不相连接。当然，在另一实施例中，如图5和图6所示，遮光部112也可以与数据线111导电连接使
得金属氧化物层12覆盖在第一金属层11上时更加平整，减少源极121发生断路的机率。
65.如图2f和图3b所示，在基底10上形成覆盖数据线111的金属氧化物层12，对金属氧化物层12进行蚀刻并形成源极121、漏极122、有源层123以及保护部124，有源层123分别与源极121和漏极122导电连接，源极121与数据线111导电连接，保护部124覆盖在第一金属层11的上表面并用于保护第一金属层11。本实施例中，保护部124与源极121也导电连接在一起。其中，金属氧化物层12可以采用铟镓锌氧化物(indium gallium zinc oxide，igzo)、铟镓锌锡氧化物(igzto)、lnizo或itzo等制成。其中，有源层123与遮光部112上下的位置相对应，遮光部112在金属氧化物层12上的投影覆盖住有源层123，从而避免背光的光线照射到有源层123，影响到金属氧化物薄膜晶体管的正常工作。遮光部112在金属氧化物层12上的投影还覆盖一部分的源极121和漏极122，可以避免从背光发出的倾斜的光线从遮光部112的侧面照射到有源层123。金属氧化物层12与遮光部112之间设置绝缘间隔层103，绝缘间隔层103与遮光部112相对应，从而可以避免源极121和漏极122通过遮光部112电性导通。
66.如图2g和图3c所示，在金属氧化物层12上形成第一绝缘层101以及在第一绝缘层101上形成第二金属层13，对第二金属层13进行蚀刻并形成图案化的扫描线131、栅极132以及公共电极线133，栅极132在金属氧化物层12上的投影与有源层123相对应，公共电极线133与扫描线131相互平行设置。当然，在其他实施例中，也可以不用设置公共电极线133，但在传输公共信号时的功耗会增大。
67.进一步地，对源极121、漏极122以及保护部124进行导体化处理，使金属氧化物层12形成对应源极121、漏极122以及保护部124的导体部分以及对应有源层123的半导体部分。本实施例中，如图2g所示，以栅极132为阻挡，并采用紫外光照射工艺对源极121、漏极122以及保护部124进行导体化处理，从而使得源极121、漏极122以及保护部124对应的金属氧化物层12部分由半导体变成导体，而由栅极132遮挡的有源层123保持半导体特性。当然，也可以以栅极132为阻挡并等离子溅射工艺对源极121、漏极122以及保护部124进行导体化处理。通过将有源层123、源极121以及漏极122采用同一层金属氧化物层12制成，使得有源层123分别与源极121和漏极122紧密连接在一起，提高了电子的迁移率、子像素的开口率以及减少处理工艺，而且金属氧化物层12还包括覆盖数据线111的保护部124，避免数据线111在后续蚀刻工艺中遭到损坏，以防止数据线111的阻值增大。当然，在其他实施例中，也可以在形成第一绝缘层101之前，在金属氧化物层12的上表面形成对应有源层123的阻挡层，采用氢气注入工艺对源极121、漏极122以及保护部124进行导体化处理，虽然这样也能对源极121、漏极122以及保护部124进行导体化处理，但需要额外增加一道掩膜工艺。至于氢气注入工艺、离子溅射工艺或紫外光照射工艺等工艺的具体介绍请参考现有技术，这里不再赘述。
68.如图2h和图3d所示，在第二金属层13上形成第二绝缘层102，并对第二绝缘层102进行蚀刻以形成对应公共电极线133的第一接触孔。然后第二绝缘层102上覆盖第一透明金属氧化物层，并对第一透明金属氧化物层进行蚀刻以形成公共电极14，公共电极14通过第一接触孔与公共电极线133导电连接。其中，公共电极14可以对应子像素的块状结构并通过公共电极线133导电连接，公共电极14也可为整面的面状电极。当然，在其他实施例中，在制作公共电极14之前，还可以在第二绝缘层102覆盖一层平坦层105，从而将公共电极14和像素电极15垫高，使得公共电极14和像素电极15之间形成的电场更容易驱动液晶分子，降低
驱动功耗以及液晶分子偏转时的响应时间。当然，在其他实施例中，也可不用设置公共电极14，而将公共电极14设置于对置基板20上，以形成tn显示模式或va显示模式。
69.如图2i、2j和图3d所示，在公共电极14的上表面覆盖第三绝缘层104，对第三绝缘层104、第二绝缘层102以及第一绝缘层101进行蚀刻，以形成对应漏极122的第二接触孔，从而使得漏极122从第二接触孔中露出。然后在在第三绝缘层104的上表面覆盖第二透明金属氧化物层，并对第二透明金属氧化物层进行蚀刻以形成像素电极15，像素电极15通过第二接触孔与漏极122导电连接。
70.本实施例中还提供一种显示面板，如图4所示，显示面板包括如上所述的阵列基板、与阵列基板相对设置的对置基板20以及设于阵列基板和对置基板20之间的液晶层30，对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131的配向方向相平行。可以理解地是，阵列基板和对置基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
71.本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线111、数据线131、薄膜晶体管以及外围非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(r)、绿(g)、蓝(b)三色的色阻材料，并对应形成红(r)、绿(g)、蓝(b)三色的子像素。
72.在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本技术请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
73.以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。