电平转换电路、模组及网关的制作方法

1.本发明实施例涉及芯片技术领域，尤其涉及一种电平转换电路、模组及网关。


背景技术：

2.随着芯片技术、工艺的革新和低功耗芯片的要求，芯片的种类越来越多。不同芯片间，或者微控制单元(英文为：micro control unit，简称：mcu)与芯片间的交互越来越频繁，以满足不同的需求。由于不同芯片以及mcu都具有各自的输入输出电压域，所以在进行他们之间的交互时，需要进行电平的转换，以防止芯片或mcu的损坏。
3.现有技术中，在电平的转换时，一般采用二极管方案、电阻分压方案或专用的电平转换芯片。但是二极管方案或电阻分压方案只能实现从高电平到低电平的转换，适用场景非常单一。而专用的电平转换芯片价格昂贵，成本较高，并且布板面积较大，不满足模组或网关等产品的小型化要求。


技术实现要素：

4.本发明实施例提供一种电平转换电路、模组及网关，解决了现有技术中二极管方案或电阻分压方案只能实现从高电平到低电平的转换，适用场景非常单一。而专用的电平转换芯片价格昂贵，成本较高，并且布板面积较大，不满足模组或网关等产品的小型化要求的技术问题。
5.第一方面，本发明实施例提供一种电平转换电路，所述电平转换电路连接第一芯片和第二芯片，所述电平转换电路包括：两个晶体管及分压电阻网络；所述晶体管为三极管或mos管；
6.所述分压电阻网络分别与所述第一芯片、第一晶体管及第二晶体管连接，所述第一晶体管与所述第二晶体管连接，所述第二晶体管与所述第二芯片连接；
7.所述分压电阻网络，用于控制所述第一晶体管导通的同时控制所述第二晶体管截止，或者控制所述第一晶体管截止的同时控制所述第二晶体管导通，以使所述第一芯片和所述第二芯片各自对应的电平为同类电平；
8.所述第一晶体管，用于在所述分压电阻网络的控制下截止或导通；
9.所述第二晶体管，用于在所述分压电阻网络的控制下导通或截止。
10.进一步地，如上所述的电平转换电路，所述第一晶体管为第一mos管，第二晶体管为第二mos管，所述分压电阻网络包括上拉电阻集、第一下拉电阻和第二下拉电阻；
11.所述上拉电阻集的第一端与所述第一芯片连接；所述上拉电阻集的第二端与所述第一mos管的栅极连接，所述上拉电阻集的第三端分别与所述第一mos管的漏极和所述第二mos管的栅极连接；
12.所述第一下拉电阻的一端与所述第一mos管的栅极连接，所述第一下拉电阻的另一端与所述第一mos管的源极连接并接地；
13.所述第二下拉电阻的一端与所述第二mos管的栅极连接，所述第二下拉电阻的另
一端与所述第二mos管的源极连接并接地。
14.进一步地，如上所述的电平转换电路，所述电平转换电路还包括：模组供电电源，所述上拉电阻集包括：第一上拉电阻、第二上拉电阻、第三上拉电阻和第四上拉电阻；
15.所述第一上拉电阻、第三上拉电阻、第四上拉电阻的一端均与所述模组供电电源连接；
16.所述第一上拉电阻的另一端分别与所述第一芯片及所述第二上拉电阻的一端连接，所述第二上拉电阻的另一端与所述第一下拉电阻的一端连接；
17.所述第三上拉电阻的另一端与所述第一mos管的栅极连接，所述第四上拉电阻的另一端分别与所述第一mos管的漏极和所述第二mos管的栅极连接。
18.进一步地，如上所述的电平转换电路，所述第一芯片为微控制单元mcu，所述mcu输入输出电压域中最低电压为0v或0.9v，所述mcu输入输出电压域中最高电压为1.8v或3.3v；
19.所述分压电阻网络，具体用于在所述mcu的输出电压为最低输出电压时，控制所述第一mos管截止的同时控制所述第二mos管导通，以使所述第二芯片对应的输入电平为低电平；在所述mcu的输出电压为最高输出电压或所述mcu悬空时，控制所述第一mos管导通的同时控制所述第二mos管截止，以使所述第二芯片对应的输入电平为高电平。
20.进一步地，如上所述的电平转换电路，所述第一上拉电阻、所述第二上拉电阻及所述第一下拉电阻的阻值为第一阻值，所述第三上拉电阻的阻值为第二阻值，所述第二阻值为所述第一阻值的30倍或接近30倍。
21.进一步地，如上所述的电平转换电路，所述第四上拉电阻和所述第二下拉电阻的阻值相同。
22.第二方面，本发明实施例提供一种模组，包括：第二芯片及如第一方面任一项所述的电平转换电路；
23.所述第二芯片与所述电平转换电路连接。
24.进一步地，如上所述的模组，若所述第一芯片为微控制单元mcu，则所述mcu内的输入引脚配置有高阻电阻或第四上拉电阻。
25.进一步地，如上所述的模组，所述模组还包括：第一芯片；
26.所述第一芯片与所述电平转换电路连接。
27.进一步地，如上所述的模组，所述第二芯片输入输出电压域中最低电压为0v，所述第二芯片输入输出电压域中最高电压为1.1v、1.2v、1.8v或3.3v。
28.第三方面，本发明实施例提供一种网关，第一芯片、第二芯片、外围电路及如第一方面中任一项所述的电平转换电路；
29.所述第一芯片和所述第二芯片分别与所述电平转换电路电连接；所述第二芯片与所述外围电路连接。
30.本发明实施例提供一种电平转换电路、模组及系统，电平转换电路连接第一芯片和第二芯片，电平转换电路包括：两个晶体管及分压电阻网络；晶体管为三极管或mos管；分压电阻网络分别与第一芯片、第一晶体管及第二晶体管连接，第一晶体管与第二晶体管连接，第二晶体管与第二芯片连接；分压电阻网络，用于控制第一晶体管导通的同时控制第二晶体管截止，或者控制第一晶体管截止的同时控制第二晶体管导通，以使第一芯片和第二芯片各自对应的电平为同类电平；第一晶体管，用于在分压电阻网络的控制下截止或导通；
第二晶体管，用于在分压电阻网络的控制下导通或截止。由于在分压电阻网络的作用下，第一晶体管和第二晶体管的工作状态正好相反，并且分压电阻网络能够根据第一芯片和第二芯片的输入输出电压域进行合理的分压，所以实现了第一芯片和第二芯片间能够实现低电平到低电平间的转换，及高电平到高电平的转换，适用场景多样化，并且电阻和晶体管相较于专用的电平转换芯片，非常小型，所以能够满足模组或网关等产品的小型化要求，降低了成本。
31.应当理解，上述发明内容部分中所描述的内容并非旨在限定本发明的实施例的关键或重要特征，亦非用于限制本发明的范围。本发明的其它特征将通过以下的描述变得容易理解。
附图说明
32.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
33.图1为本发明实施例一提供的电平转换电路的结构示意图；
34.图2为本发明实施例二提供的电平转换电路的结构示意图；
35.图3为本发明实施例三提供的电平转换电路的结构示意图；
36.图4为现有技术中的电平转换电路的第一结构示意图；
37.图5为现有技术中的电平转换电路的第二结构示意图；
38.图6为本发明实施例四提供的模组的第一结构示意图；
39.图7为本发明实施例四提供的模组的第二结构示意图；
40.图8为本发明实施例五提供的电平转换系统的结构示意图。
41.附图标记
42.11-第一芯片 12-第二芯片 13-电平转换电路 14-外围电路 r-分压电阻网络 r1-第一上拉电阻 r2-第二上拉电阻 r3-第三上拉电阻 r4-第四上拉电阻 r5-第一下拉电阻 r6-第二下拉电阻 rr-内阻 d-二极管 t1-第一晶体管 t2-第二晶体管 q1-第一mos管 q2-第二mos管
具体实施方式
43.下面将参照附图更详细地描述本发明的实施例。虽然附图中显示了本发明的某些实施例，然而应当理解的是，本发明可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本发明。应当理解的是，本发明的附图及实施例仅用于示例性作用，并非用于限制本发明的保护范围。
44.本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系
统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
45.下面将参照附图来具体描述本技术的实施例
46.实施例一
47.图1为本发明实施例一提供的电平转换电路的结构示意图，图7为本发明实施例五提供的电平转换系统的结构示意图，如图1和图7所示，本实施例提供的电平转换电路连接第一芯片11和第二芯片12。
48.本实施例中，第一芯片11和第二芯片12的输入输出电压域不同。如第一芯片11的输入输出电压域可以为0-3.3v，0-1.8v，0.9-3.3v，0.9-1.8v等。第二芯片12的输入输出电压域可以为0-1.1v，0-1.2v、0-1.8v等。
49.其中，第一芯片11和第二芯片12的类型本实施例中不做限定。如第一芯片11可以为微控制单元(简称：mcu)，第二芯片12可以为射频芯片(简称：rf芯片)，soc芯片，u501芯片等。
50.所以本实施例中，电平转换电路包括：两个晶体管及分压电阻网络r。
51.其中，晶体管可以为三极管或mos管。所以第一晶体管t1可以为第一mos管，第二晶体管t2可以为第二mos管。mos管或三极管均可以为pnp管或npn管。
52.其中，若第一晶体管和第二晶体管t2均为pnp管，则栅源电压(简称：gs电压)大于导通电压时，第一晶体管t1和第二晶体管t2导通。第一晶体管t1和第二晶体管t2的最小导通电压可以为0.53v，最大导通电压可以为0.9v，典型导通电压可以为0.65v，本实施例中对此不做限定。
53.本实施例中，分压电阻网络r分别与第一芯片11、第一晶体管t1及第二晶体管t2连接，第一晶体管t1与第二晶体管t2连接，第二晶体管t2与第二芯片12连接。
54.本实施例中，分压电阻网络r，用于控制第一晶体管t1导通的同时控制第二晶体管t2截止，或者控制第一晶体管t1截止的同时控制第二晶体管t2导通，以使第一芯片11和第二芯片12各自对应的电平为同类电平。
55.相应地，第一晶体管t1，用于在分压电阻网络r的控制下截止或导通。第二晶体管t2，用于在分压电阻网络r的控制下导通或截止。
56.具体地，本实施例中，分压电阻网络r包括多个分压电阻，分压电阻可以为上拉电阻和/或下拉电阻等。通过分压电阻网络r的分压作用，使在第一芯片11对应的输入输出电压域对应的电压为最高电压时，第一晶体管t1和第二晶体管t2的导通截止状态正好相反，如第一晶体管t1导通的同时第二晶体管t2截止，进而使第二芯片12的输入输出电压域对应的电压也为最高电压。而在第一芯片11对应的输入输出电压域为最低电压时，第一晶体管t1和第二晶体管t2的导通截止状态正好相反，如第一晶体管t1截止的同时第二晶体管t2导通，进而使第二芯片12的输入输出电压域对应的电压也为最低电压。从而实现了第一芯片11和第二芯片12间能够实现低电平到低电平间的转换，及高电平到高电平的转换。
57.本实施例提供的电平转换电路，电平转换电路连接第一芯片11和第二芯片12，电平转换电路包括：两个晶体管及分压电阻网络r；分压电阻网络r分别与第一芯片11、第一晶体管t1及第二晶体管t2连接，第一晶体管t1与第二晶体管t2连接，第二晶体管t2与第二芯片12连接；分压电阻网络r，用于控制第一晶体管t1导通的同时控制第二晶体管t2截止，或
者控制第一晶体管t1截止的同时控制第二晶体管t2导通，以使第一芯片11和第二芯片12各自对应的电平为同类电平；第一晶体管t1，用于在分压电阻网络r的控制下截止或导通；第二晶体管t2，用于在分压电阻网络r的控制下导通或截止。由于在分压电阻网络r的作用下，第一晶体管t1和第二晶体管t2的工作状态正好相反，并且分压电阻网络r能够根据第一芯片11和第二芯片12的输入输出电压域进行合理的分压，所以实现了第一芯片11和第二芯片12间能够实现低电平到低电平间的转换，及高电平到高电平的转换，适用场景多样化，并且电阻和晶体管相较于专用的电平转换芯片，非常小型，所以能够满足模组或网关的小型化要求，降低了成本。
58.实施例二
59.图2为本发明实施例二提供的电平转换电路的结构示意图，如图2所示，本实施例提供的电平转换电路对应的电平转换系统中，第一芯片11为微控制单元mcu，微控制单元mcu的输入输出电压域中最低电压为0v，最高电压可以为1.8v或3.3v等。第二芯片12可以为输入输出电压域中最低电压也为0v，最高电压可以为1.1v或其他数值，本实施例中对此不做限定。在图2中为了清楚说明电平转换电路与第一芯片和第二芯片的连接关系，在图2中示意出了第一芯片为mcu，第二芯片为u501。
60.本实施例中，第一晶体管为第一mos管q1，第二晶体管为第二mos管q2。分压电阻网络r包括上拉电阻集、第一下拉电阻和第二下拉电阻。
61.其中，上拉电阻集的第一端与所述第一芯片连接；所述上拉电阻集的第二端与所述第一mos管q1的栅极连接，所述上拉电阻集的第三端分别与所述第一mos管q1的漏极和所述第二mos管q2的栅极连接。第一下拉电阻的一端与第一mos管q1的栅极连接，第一下拉电阻的另一端与第一mos管q1的源极连接并接地。第二下拉电阻的一端与第二mos管q2的栅极连接，第二下拉电阻的另一端与第二mos管q2的源极连接并接地。
62.作为一种可选实施方式，如图2中，上拉电阻集包括：第二上拉电阻r2、第三上拉电阻r3和第四上拉电阻r4，电平转换电路还包括：模组供电电源。
63.其中，第三上拉电阻r3、第四上拉电阻r4的一端均与模组供电电源连接。第二上拉电阻r2的一端与第一芯片11连接，第二上拉电阻r2的另一端与第一下拉电阻r5的一端连接。第三上拉电阻r3的另一端与第一mos管q1的栅极连接，第四上拉电阻r4的另一端分别与第一mos管q1的漏极和第二mos管q2的栅极连接。
64.具体地，在该种可选实施方式中，根据微控制单元mcu的输入输出电压域和第二芯片输入输出电压域的电压特点及目前存在的电阻阻值的分布特点，为分压电阻网络r中的每个电阻设置阻值。
65.作为一种可选实施方式，第二上拉电阻r2可以为390，第三上拉电阻r3、第四上拉电阻r4、第一下拉电阻r5和第二下拉电阻r6均可以为30k。则通过该电平转换电路，能够实现第一芯片和第二芯片间低电平到低电平间的转换，及高电平到高电平的转换。
66.具体地，第一mos管q1和第二mos管q2均可以为pnp管，若最大导通电压为0.9v时，gs电压在大于等于最大导通电压时对应的mos管导通。则mcu的输入输出电压域的电压可以表示为pwr，第二芯片12的输入输出电压域的电压可以表示为pwron_n。
67.则根据分压电阻网络r的分压原理，以及干路电路电流为支路的电流总和的原理可以确定出如下状态：
68.当pwr＝0v时，q1截止，q2导通，pwron_n＝0v；
69.当pwr＝3.3v时，q1导通，q2截止，pwron_n＝1.1v；
70.当pwr＝1.8v时，q1导通，q2截止，pwron_n＝1.1v；
71.当pwr悬空时，q1导通，q2截止，pwron_n＝1.1v。
72.所以在分压电阻网络r中的每个上拉电阻和下拉电阻的阻值设置合理时，能够实现第一芯片11和第二芯片12间低电平到低电平间的转换，及高电平到高电平的转换。
73.需要说明的是，在本实施例中，适用于第一芯片11为mcu时，mcu的输入输出电压域中最低电压为0v，最高电压可以为1.8v或3.3v等。第二芯片12可以为输入输出电压域中最低电压也为0v，最高电压可以为1.1v或其他数值的情况。
74.实施例三
75.图3为本发明实施例三提供的电平转换电路的结构示意图，如图3所示，本实施例提供的电平转换电路对应的电平转换系统中，第一芯片11为微控制单元mcu，mcu输入输出电压域中最低电压为0v或0.9v，mcu输入输出电压域中最高电压为1.8v或3.3v等。第二芯片12可以为输入输出电压域中最低电压也为0v，最高电压可以为1.1v或其他数值，本实施例中对此不做限定。在图3中为了清楚说明电平转换电路与第一芯片和第二芯片的连接关系，在图3中示意出了第一芯片为mcu，第二芯片为u501。
76.本实施例中，由于mcu的类型不止一种，导致mcu的输入输出电压域中最低电压不止为0v，还可以为0.9v的情况，而实施例二中的电平转换电路只适用于mcu的输入输出电压域中最低电压为0v的情况，为了实现各种mcu到第二芯片12的电平转换，提出了本实施例中的电平转换电路。
77.发明人通过对现有技术中的电平转换电路的研究表明，在二极管方案和电阻分压方案中无法实现。
78.具体地，如图4所示，在二极管的方案中，以第一芯片为mcu，第二芯片为u501为例进行说明。在二极管常温下的导通电压为0.3v，若mcu的输入输出电压域中最低电压pwr＝0.9v，u501的输入输出电压域中最低电压为0v，最高电压为1.1v。则在mcu的输入输出电压域中最低电压pwr＝0.9v时，二极管截止，u501的电压为1.1v，为最高电平。所以二极管的方案，不能使mcu最低电平为0.9v时，u501的电压也为最低电平，无法满足低电平向低电平转换的要求。
79.具体地，如图5所示，在电阻分压方案中，以第一芯片11为mcu，第二芯片12为u501为例进行说明。由于u501的内阻rr是900k，图5中的另外两个电阻与rr参与分压。通过电阻分压原理，以及干路电路电流为支路的电流总和的原理，尝试另外两个电阻在不同阻值下，是否在mcu最低电平为0.9v时，u501的电压也为最低电平0v。在对另外两个电阻遍历不同的阻值后，无法满足mcu最低电平为0.9v时，u501的电压也为最低电平0v的要求。
80.而对于采用专业的电平转换芯片来说，由于每将mcu中的一个最高电压或最低电压转换为第二芯片12对应的电压时，均需要一个专业电平转换芯片，所以为了增加对mcu的通用性，要设置多种专业电平转换芯片，进一步增加了成本及布板面积。
81.所以发明人在实施例二的基础上，对分压电阻网络r进行改进和对分压电阻网络r中各电阻的阻值进行合理的选择，能够在mcu最低电平无论是0v还是0.9v，都能够使第二芯片12对应最低电压。在mcu为最高电压时，使第二芯片12对应最高电压。
82.即分压电阻网络r，具体用于在所述mcu的输出电压为最低输出电压时，控制所述第一mos管q1截止的同时控制所述第二mos管q2导通，以使所述第二芯片对应的输入电平为低电平；在所述mcu的输出电压为最高输出电压或所述mcu悬空时，控制所述第一mos管q1导通的同时控制所述第二mos管q2截止，以使所述第二芯片对应的输入电平为高电平。
83.作为一种可选实施方式，本实施例中，分压电阻网络r包括上拉电阻集、第一下拉电阻和第二下拉电阻。
84.其中，上拉电阻集的第一端与所述第一芯片连接；所述上拉电阻集的第二端与所述第一mos管q1的栅极连接，所述上拉电阻集的第三端分别与所述第一mos管q1的漏极和所述第二mos管q2的栅极连接；第一下拉电阻r5的一端与第一mos管q1的栅极连接，第一下拉电阻r5的另一端与第一mos管q1的源极连接并接地；第二下拉电阻r6的一端与第二mos管q2的栅极连接，第二下拉电阻r6的另一端与第二mos管q2的源极连接并接地。
85.具体地，如图3所示，所述电平转换电路还包括：模组供电电源。在图3中vin为模组供电电源的供电电压。上拉电阻集包括：第一上拉电阻r1、第二上拉电阻r2、第三上拉电阻r3和第四上拉电阻r4；第一上拉电阻r1、第三上拉电阻r3、第四上拉电阻r4的一端均与模组供电电源连接；第一上拉电阻r1的另一端分别与第一芯片11及第二上拉电阻r2的一端连接，第二上拉电阻r2的另一端与第一下拉电阻r5的一端连接；第三上拉电阻r3的另一端与第一mos管q1的栅极连接，第四上拉电阻r4的另一端分别与第一mos管q1的漏极和第二mos管q2的栅极连接。
86.具体地，本实施例中，根据分压电阻网络r的分压原理，以及干路电路电流为支路的电流总和的原理，设置每个上拉电阻和下拉电阻的阻值。
87.其中，第一上拉电阻r1、第二上拉电阻r2及第一下拉电阻r5的阻值为第一阻值，第三上拉电阻r3的阻值为第二阻值，第二阻值为第一阻值的30倍或接近30倍。第四上拉电阻r4和第二下拉电阻r6的阻值相同。
88.例如，可根据目前电阻的阻值分布情况，示例性的，第一上拉电阻r1、第二上拉电阻r2及第一下拉电阻r5的第一阻值为121k，第三上拉电阻r3的阻值为390k，第四上拉电阻r4和第二下拉电阻r6的阻值为1m。
89.对图3所示电路进行说明。
90.首先根据第一上拉电阻r1，第二上拉电阻r2，第三上拉电阻r3及第一下拉电阻r5中的干路电路电流为支路的电流总和的原理，有式(1)成立：
[0091][0092]
根据(1)及r2、r3及r5的取值，可推到出式(2)成立：
[0093][0094]
其中，vin为模组供电电源的输入电压。该输入电压的范围可以为3.3v-4.2v。在模组供电电源给电平转换电路供电时，通过验证，只要模组供电电源的电压在上述范围内，均能够保证mcu与第二芯片12的电平转换要求。
[0095]
示例性的，若vin＝3.3v，则
[0096]
当pwr悬空时，x＝1.14v，q1导通，q2截止，pwron_n＝1.1v；
[0097]
当pwr＝0v时，x＝0.050v，q1截止，q2导通，pwron_n＝0v；
[0098]
当pwr＝0.9v时，x＝0.494v，q1截止，q2导通，pwron_n＝0v；
[0099]
当pwr＝1.8v时，x＝0.937v，q1导通，q2截止，pwron_n＝1.1v；
[0100]
当pwr＝3.3v时，x＝1.675v，q1导通，q2截止，pwron_n＝1.1v。
[0101]
若vin＝3.6v，则
[0102]
当pwr悬空时，x＝1.25v，q1导通，q2截止，pwron_n＝1.1v；
[0103]
当pwr＝0v时，x＝0.055v，q1截止，q2导通，pwron_n＝0v；
[0104]
当pwr＝0.9v时，x＝0.498v，q1截止，q2导通，pwron_n＝0v；
[0105]
当pwr＝1.8v时，x＝0.940v，q1导通，q2截止，pwron_n＝1.1v；
[0106]
当pwr＝3.3v时，x＝1.680v，q1导通，q2截止，pwron_n＝1.1v。
[0107]
若vin＝4.2v，则
[0108]
当pwr悬空时，x＝1.46v，q1导通，q2截止，pwron_n＝1.1v；
[0109]
当pwr＝0v时，x＝0.064v，q1截止，q2导通，pwron_n＝0v；
[0110]
当pwr＝0.9v时，x＝0.507，q1截止，q2导通，pwron_n＝0v；
[0111]
当pwr＝1.8v时，x＝0.950，q1导通，q2截止，pwron_n＝1.1v；
[0112]
当pwr＝3.3v时，x＝1.689v，q1导通，q2截止，pwron_n＝1.1v。
[0113]
值得说明的时，根据目前电阻的阻值分布情况，各个电阻的阻值也可以为其他阻值，只要满足上述阻值要求即可。
[0114]
在图3的示例性说明中，第二芯片12为u501芯片，可以理解的是，第二芯片12也可以为rf芯片，soc芯片等。第二芯片12的输入输出电压域的最高电压也不局限在1.1v，还可以为其他电压值，其电压取值与分压电阻网络r中各电阻的阻值不相关。
[0115]
本实施例提供的电平转换电路中，第一芯片11为微控制单元mcu，mcu输入输出电压域中最低电压为0v或0.9v，mcu输入输出电压域中最高电压为1.8v或3.3v，分压电阻网络r中第一上拉电阻、第三上拉电阻、第四上拉电阻的一端均与模组供电电源连接；第一上拉电阻的另一端分别与第一芯片11及第二上拉电阻的一端连接，第二上拉电阻的另一端与第一下拉电阻的一端连接；第三上拉电阻的另一端与第一mos管q1的栅极连接，第四上拉电阻的另一端分别与第一mos管q1的漏极和第二mos管q2的栅极连接。在第三上拉电阻的阻值分别是第一上拉电阻、第二上拉电阻及第一下拉电阻的阻值的30倍或接近30倍时，能够使该电平转换电路适用于最小电压为0v或0.9v的不同类型的mcu与第二芯片12间的电平转换，提高了该电平转换电路对于不同型号mcu的通用性，并且无需专用电平转换芯片，满足了小型化的要求。
[0116]
实施例四
[0117]
图6为本发明实施例四提供的模组的第一结构示意图，如图6所示，本实施例提供的模组包括：第二芯片12及电平转换电路13。
[0118]
其中，第二芯片12与电平转换电路13连接。
[0119]
本实施例中，模组包括第二芯片12及电平转换电路13，能够实现单一的模组。
[0120]
可选地，第二芯片12可以为u501芯片，soc芯片及rf芯片等，本实施例中对此不做限定。
[0121]
值得说明的是，在第二芯片12中可以包括内阻，如在图2或图3中为u501芯片，在
u501芯片内部包括900k的内阻。
[0122]
其中，第二芯片12输入输出电压域中最低电压为0v，第二芯片12输入输出电压域中最高电压为1.1v、1.2v、1.8v或3.3v。
[0123]
本实施例中，电平转换电路的实现方式与本发明实施例一至实施例三中任一个实施例提供的电平转换电路的实现方式类似，在此不再一一赘述。
[0124]
可选地，本实施例中，若所述第一芯片11为微控制单元mcu，则所述mcu内的输入引脚配置有高阻电阻或第四上拉电阻。
[0125]
若第一芯片11为微控制单元mcu，则mcu内的输入引脚配置有高阻电阻或第四上拉电阻。
[0126]
若mcu内的输入引脚配置有下拉电阻，则模组中的电平转换电路也可根据干路电路电流为支路的电流总和的原理进行适应性调整，都在本实施例的公开范围内。
[0127]
图7为本发明实施例四提供的模组的第二结构示意图，如图7所示，本实施例提供的模组还包括：第一芯片11。
[0128]
其中，第一芯片11与所述电平转换电路13连接。
[0129]
本实施例中，模组包括第一芯片11、第二芯片12及电平转换电路13，能够实现更复杂的模组。
[0130]
实施例五
[0131]
图8为本发明实施例四提供的网关的结构示意图，如图7所示，本实施例提供的电平转换系统包括：第一芯片11、第二芯片12、外围电路14及电平转换电路13。
[0132]
本实施例中，第一芯片11和所述第二芯片12分别与所述电平转换电路13电连接；所述第二芯片12与所述外围电路13连接。
[0133]
其中，外围电路的具体结构不做限定，使第一芯片11、第二芯片12、外围电路14及电平转换电路13构成网关后，实现网关的功能。
[0134]
其中，本实施例中的电平转换电路与本发明实施例一至实施例三任一实施例中的电平转换电路的实现方式类似，在此不再一一赘述。
[0135]
虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
[0136]
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。