一种用于晶圆级封装的多器件密闭结构及其制造方法
【技术领域】
[0001]本申请涉及一种半导体器件的晶圆级封装技术，特别是涉及一种将两个以上的半导体器件封装在一个芯片内的晶圆级封装技术。
【背景技术】
[0002]MEMS(微机电系统)是将微电子与机械工程融合在一起的一种工业技术。MEMS器件(device)尺寸通常在20微米到1毫米之间，由尺寸通常在1到100微米之间的组件(component)构成。MEMS通常包括一个处理数据的中心单元(例如微处理器，microprocessor)和多个与外界环境相互作用的组件(例如微传感器，microsensor)。MEMS具有微型化、智能化、多功能、高集成度的特点，常见应用包括加速度计(accelerometer)、陀螺仪(gyroscope)、麦克风、压力传感器、滤波器等。
[0003]MEMS制造工艺是在半导体制造工艺的基础上发展起来的，包括淀积、热氧化、光亥IJ、刻蚀、深刻电铸模造(LIGA)、硅微加工、非硅微加工和精密机械加工等技术。所述淀积技术包括化学气相淀积(CVD)和物理气相淀积(PVD)。所述光刻技术包括电子束曝光(Electron beam lithography)、离子束曝光(1n beam lithography)、离子径迹(1ntrack)、X 射线光刻(X_ray lithography)、金刚石图形化(Diamond patterning)等。所述刻蚀技术包括干法刻蚀和湿法腐蚀。
[0004]一片晶圆(wafer，也称硅片)可以同时制造多个半导体器件，这些器件在晶圆上制造完成后通常经过测试与拣选就进入装配与封装阶段。新兴的晶圆级封装(WLP，wafer-level packaging)技术是先在整个晶圆上进行封装，再对封装好的晶圆进行切割以得到封装芯片(chip)，且封装芯片与裸片(die)在尺寸上一致。晶圆级封装通常符合芯片尺寸封装(CSP，chip scale package)的定义，因此也称为晶圆级芯片尺寸封装(WLCSP)。传统的封装技术则是先切割晶圆得到裸片，再对裸片进行封装得到封装芯片。为了与晶圆级封装技术相对应，传统的封装技术可称为芯片级封装。由于MEMS器件易被破坏，采用晶圆级封装技术更为适宜，但也可采用芯片级封装技术。
[0005]出于保护目的，大部分MEMS器件以及部分1C(集成电路)器件需要位于密闭结构中。请参阅图1，这是一种现有的用于对半导体器件进行晶圆级封装的单器件密闭结构。在基底晶圆(device wafer) 1上具有半导体器件2，所述半导体器件2包括MEMS器件以及除MEMS器件以外的1C器件。每个半导体器件2都具有用于输入输出的电极3，即焊垫(welding pad)。在盖帽晶圆(cap wafer) 4上具有环形凸起5。将盖帽晶圆4与基底晶圆1进行晶圆键合(wafer bonding)，每个半导体器件2都被环形凸起5所包围，环形凸起5与两片晶圆便构成了保护每个半导体器件2的密闭结构。优选地，所述密闭结构具有气密性，内部可以为真空或者填充气体。每个半导体器件2的电极3由环形凸起5内部的接触孔电极6对外引出到盖帽晶圆4外侧的电极7。
[0006]在本文件中，各种电极的位置可以凸出于晶圆或基板表面，也可以与晶圆或基板表面齐平，还可以凹陷于晶圆或基板内部。为便于理解，各幅示意图中的电极均表示为凸出于晶圆或基板表面的形式。
[0007]上述用于晶圆级封装的密闭结构的制造方法包括如下各个步骤:
[0008]第1步，请参阅图la，在基底晶圆1上制造完成半导体器件2，半导体器件2在基底晶圆1上具有电极3。
[0009]第2步，请参阅图lb，采用光刻和刻蚀工艺对盖帽晶圆4进行刻蚀，在盖帽晶圆4上残留有硅材料形成环形凸起5。环形凸起5的内部形成一个腔体，该腔体对应包围在每个半导体器件2的外围。
[0010]第3步，请参阅图lc，采用晶圆键合工艺使倒置的盖帽晶圆4与正置的基底晶圆1连为一体。此时，环形凸起5与基底晶圆1连为一体并在每个半导体器件2的外围形成环形侧壁，该环形侧壁与两片晶圆一起构成了每个半导体器件2外围的密闭结构。环形凸起5或者与盖帽晶圆4直接连接，或者通过半导体器件2的电极3与盖帽晶圆4连接。晶圆键合时可根据需要将密闭结构抽成真空，或者填充气体。晶圆键合所选用的键合材料例如为玻璃、金属(此时为共晶键合)、有机高分子材料等，也可省略键合材料(此时为直接键合，direct bongding)。
[0011]第4步，请参阅图ld，采用光刻和刻蚀工艺在环形凸起5中刻蚀通孔，通孔底部在半导体器件2的电极3上。然后在通孔中形成接触孔电极6，例如采用钨塞工艺。接触孔电极6与半导体器件2的电极3之间形成电学连接。
[0012]第5步，请参阅图1，采用金属化工艺在盖帽晶圆4上方(此时盖帽晶圆4为倒置)形成与接触孔电极6具有电性连接的电极7。最后对基底晶圆1和盖帽晶圆4进行切割以得到芯片，每颗芯片包括一个半导体器件2及其外围由基底芯片单元、环形凸起5和盖帽芯片单元构成的密闭结构。
[0013]上述用于晶圆级封装的单器件密闭结构及其制造方法是采用两片晶圆键合的方式实现对单个半导体器件的密闭保护，并且在晶圆键合之前还需要在盖帽晶圆上刻蚀以形成腔体，同时采用硅通孔(TSV，Through Silicon Via)手段将半导体器件的输入输出焊垫引出来。无论是晶圆刻蚀、晶圆键合、硅通孔技术、引线键合都面临着技术难度大、设备昂贵且制造成本高、工艺复杂且周期耗时长的问题。某些MEMS器件和/或1C器件受限于上述工艺技术，还面临着良品率低、体积大的问题。
[0014]除了上述用于晶圆级封装的单器件密闭结构及其制造方法，还有一些技术文献公开了其他用于晶圆级封装的单器件密闭结构、多器件密闭结构及其制造方法。
[0015]公开号为CN1463911A、公开日为2003年12月31日的中国发明专利申请公开了一种微机电元件的晶圆级封装装置，并提供了两个实施例。在第一实施例中，所述封装装置包括微机电元件晶圆和封装晶圆，微机电元件制作在微机电元件晶圆上。在微机电元件晶圆上排列有多个晶片(即芯片)单元，在晶片单元的输入输出焊垫上设置第一焊料凸块，在晶片单元外围设置环形焊料凸块作为第一保护环。在封装晶圆上贯穿设置多个金属导体柱，在金属导体柱两端均设置第二焊料凸块，在封装晶圆表面设置环形焊料凸块作为第二保护环。将第一焊料凸块、第一保护环分别对应粘合安装在第二焊料凸块、第二保护环上。最终，微机电元件位于由两块晶圆作为两个底面、由第一保护环和第二保护环作为侧壁的密闭结构中。第一焊料凸块、第二焊料凸块和金属导体柱将微机电元件的输入输出焊垫引出到封装晶圆外侧。在第二实施例中，所述封装装置包括基板和封装晶圆，微机电元件制作在封装晶圆上，其余与第一实施例相同。该文献以金属材料的焊料凸块与两片晶圆一起构成晶圆级封装的单器件密闭结构，工艺较为复杂且成本较高，还需要用到硅通孔技术进行引线。
[0016]公开号为CN101123231A、公开日为2008年2月13日的中国发明专利申请公开了一种微机电系统的晶圆级芯片尺寸封装结构与制造方法，并提供了两个实施例。在第一实施例中，所述封装结构包括微机电系统晶圆和保护外盖。在微机电系统晶圆上制作有微机电系统，并设置有焊垫。在保护外盖上由苯并环丁烯(BCB)通过光刻工艺形成空腔壁。空腔壁压合在焊垫上，使得微机电系统位于由两块晶圆作为两个底面、由空腔壁和焊垫作为侧壁的密闭结构中。与焊垫侧面接触的外引线将微机电系统的输入输出焊垫引出到微机电系统晶圆外侧。在第二实施例中，在保护外盖上由玻璃胶通过丝网印刷工艺形成空腔壁，其余与第一实施例相同。该文献以高分子材料的空腔壁与两片晶圆一起构成晶圆级封装的单器件密闭结构，并且引线结构较为复杂，工艺步骤较多且成本较高。
[0017]公开号为CN101533832A、公开日为2009年9月16日的中国发明专利申请公开了一种微机电系统器件与集成电路的集成芯片与集成方法。所述集成芯片包括:在第一衬底上生成的微机电系统器件、环绕微机电系统器件生成的第一封装环、在第二衬底上生成的与微机电系统器件相对应的集成电路、环绕集成电路生成且与第一封装环融合对接的第二封装环。最终，微机电系统器件和集成电路一起位于由两块衬底作为两个底面、由第一封装环和第二封装环作为侧壁的密闭结构中。微机电系统器件和集成电路之间形成有必要的电学连接，而对外的电学连接则由第一衬底或第二衬底的通孔引出。该文献也是以金属材料的封装环与两片晶圆一起构成晶圆级封装的多器件密闭结构，工艺较为复杂且成本较高，也需要用到硅通孔技术进行引线。
【发明内容】
[0018]由以上记载可知，现有方案均是采用晶圆键合方式，以金属材料或高分子材料作为键合材料来形成
【技术领域】
[0001]本申请涉及一种半导体器件的晶圆级封装技术，特别是涉及一种将两个以上的半导体器件封装在一个芯片内的晶圆级封装技术。
【背景技术】
[0002]MEMS(微机电系统)是将微电子与机械工程融合在一起的一种工业技术。MEMS器件(device)尺寸通常在20微米到1毫米之间，由尺寸通常在1到100微米之间的组件(component)构成。MEMS通常包括一个处理数据的中心单元(例如微处理器，microprocessor)和多个与外界环境相互作用的组件(例如微传感器，microsensor)。MEMS具有微型化、智能化、多功能、高集成度的特点，常见应用包括加速度计(accelerometer)、陀螺仪(gyroscope)、麦克风、压力传感器、滤波器等。
[0003]MEMS制造工艺是在半导体制造工艺的基础上发展起来的，包括淀积、热氧化、光亥IJ、刻蚀、深刻电铸模造(LIGA)、硅微加工、非硅微加工和精密机械加工等技术。所述淀积技术包括化学气相淀积(CVD)和物理气相淀积(PVD)。所述光刻技术包括电子束曝光(Electron beam lithography)、离子束曝光(1n beam lithography)、离子径迹(1ntrack)、X 射线光刻(X_ray lithography)、金刚石图形化(Diamond patterning)等。所述刻蚀技术包括干法刻蚀和湿法腐蚀。
[0004]一片晶圆(wafer，也称硅片)可以同时制造多个半导体器件，这些器件在晶圆上制造完成后通常经过测试与拣选就进入装配与封装阶段。新兴的晶圆级封装(WLP，wafer-level packaging)技术是先在整个晶圆上进行封装，再对封装好的晶圆进行切割以得到封装芯片(chip)，且封装芯片与裸片(die)在尺寸上一致。晶圆级封装通常符合芯片尺寸封装(CSP，chip scale package)的定义，因此也称为晶圆级芯片尺寸封装(WLCSP)。传统的封装技术则是先切割晶圆得到裸片，再对裸片进行封装得到封装芯片。为了与晶圆级封装技术相对应，传统的封装技术可称为芯片级封装。由于MEMS器件易被破坏，采用晶圆级封装技术更为适宜，但也可采用芯片级封装技术。
[0005]出于保护目的，大部分MEMS器件以及部分1C(集成电路)器件需要位于密闭结构中。请参阅图1，这是一种现有的用于对半导体器件进行晶圆级封装的单器件密闭结构。在基底晶圆(device wafer) 1上具有半导体器件2，所述半导体器件2包括MEMS器件以及除MEMS器件以外的1C器件。每个半导体器件2都具有用于输入输出的电极3，即焊垫(welding pad)。在盖帽晶圆(cap wafer) 4上具有环形凸起5。将盖帽晶圆4与基底晶圆1进行晶圆键合(wafer bonding)，每个半导体器件2都被环形凸起5所包围，环形凸起5与两片晶圆便构成了保护每个半导体器件2的密闭结构。优选地，所述密闭结构具有气密性，内部可以为真空或者填充气体。每个半导体器件2的电极3由环形凸起5内部的接触孔电极6对外引出到盖帽晶圆4外侧的电极7。
[0006]在本文件中，各种电极的位置可以凸出于晶圆或基板表面，也可以与晶圆或基板表面齐平，还可以凹陷于晶圆或基板内部。为便于理解，各幅示意图中的电极均表示为凸出于晶圆或基板表面的形式。
[0007]上述用于晶圆级封装的密闭结构的制造方法包括如下各个步骤:
[0008]第1步，请参阅图la，在基底晶圆1上制造完成半导体器件2，半导体器件2在基底晶圆1上具有电极3。
[0009]第2步，请参阅图lb，采用光刻和刻蚀工艺对盖帽晶圆4进行刻蚀，在盖帽晶圆4上残留有硅材料形成环形凸起5。环形凸起5的内部形成一个腔体，该腔体对应包围在每个半导体器件2的外围。
[0010]第3步，请参阅图lc，采用晶圆键合工艺使倒置的盖帽晶圆4与正置的基底晶圆1连为一体。此时，环形凸起5与基底晶圆1连为一体并在每个半导体器件2的外围形成环形侧壁，该环形侧壁与两片晶圆一起构成了每个半导体器件2外围的密闭结构。环形凸起5或者与盖帽晶圆4直接连接，或者通过半导体器件2的电极3与盖帽晶圆4连接。晶圆键合时可根据需要将密闭结构抽成真空，或者填充气体。晶圆键合所选用的键合材料例如为玻璃、金属(此时为共晶键合)、有机高分子材料等，也可省略键合材料(此时为直接键合，direct bongding)。
[0011]第4步，请参阅图ld，采用光刻和刻蚀工艺在环形凸起5中刻蚀通孔，通孔底部在半导体器件2的电极3上。然后在通孔中形成接触孔电极6，例如采用钨塞工艺。接触孔电极6与半导体器件2的电极3之间形成电学连接。
[0012]第5步，请参阅图1，采用金属化工艺在盖帽晶圆4上方(此时盖帽晶圆4为倒置)形成与接触孔电极6具有电性连接的电极7。最后对基底晶圆1和盖帽晶圆4进行切割以得到芯片，每颗芯片包括一个半导体器件2及其外围由基底芯片单元、环形凸起5和盖帽芯片单元构成的密闭结构。
[0013]上述用于晶圆级封装的单器件密闭结构及其制造方法是采用两片晶圆键合的方式实现对单个半导体器件的密闭保护，并且在晶圆键合之前还需要在盖帽晶圆上刻蚀以形成腔体，同时采用硅通孔(TSV，Through Silicon Via)手段将半导体器件的输入输出焊垫引出来。无论是晶圆刻蚀、晶圆键合、硅通孔技术、引线键合都面临着技术难度大、设备昂贵且制造成本高、工艺复杂且周期耗时长的问题。某些MEMS器件和/或1C器件受限于上述工艺技术，还面临着良品率低、体积大的问题。
[0014]除了上述用于晶圆级封装的单器件密闭结构及其制造方法，还有一些技术文献公开了其他用于晶圆级封装的单器件密闭结构、多器件密闭结构及其制造方法。
[0015]公开号为CN1463911A、公开日为2003年12月31日的中国发明专利申请公开了一种微机电元件的晶圆级封装装置，并提供了两个实施例。在第一实施例中，所述封装装置包括微机电元件晶圆和封装晶圆，微机电元件制作在微机电元件晶圆上。在微机电元件晶圆上排列有多个晶片(即芯片)单元，在晶片单元的输入输出焊垫上设置第一焊料凸块，在晶片单元外围设置环形焊料凸块作为第一保护环。在封装晶圆上贯穿设置多个金属导体柱，在金属导体柱两端均设置第二焊料凸块，在封装晶圆表面设置环形焊料凸块作为第二保护环。将第一焊料凸块、第一保护环分别对应粘合安装在第二焊料凸块、第二保护环上。最终，微机电元件位于由两块晶圆作为两个底面、由第一保护环和第二保护环作为侧壁的密闭结构中。第一焊料凸块、第二焊料凸块和金属导体柱将微机电元件的输入输出焊垫引出到封装晶圆外侧。在第二实施例中，所述封装装置包括基板和封装晶圆，微机电元件制作在封装晶圆上，其余与第一实施例相同。该文献以金属材料的焊料凸块与两片晶圆一起构成晶圆级封装的单器件密闭结构，工艺较为复杂且成本较高，还需要用到硅通孔技术进行引线。
[0016]公开号为CN101123231A、公开日为2008年2月13日的中国发明专利申请公开了一种微机电系统的晶圆级芯片尺寸封装结构与制造方法，并提供了两个实施例。在第一实施例中，所述封装结构包括微机电系统晶圆和保护外盖。在微机电系统晶圆上制作有微机电系统，并设置有焊垫。在保护外盖上由苯并环丁烯(BCB)通过光刻工艺形成空腔壁。空腔壁压合在焊垫上，使得微机电系统位于由两块晶圆作为两个底面、由空腔壁和焊垫作为侧壁的密闭结构中。与焊垫侧面接触的外引线将微机电系统的输入输出焊垫引出到微机电系统晶圆外侧。在第二实施例中，在保护外盖上由玻璃胶通过丝网印刷工艺形成空腔壁，其余与第一实施例相同。该文献以高分子材料的空腔壁与两片晶圆一起构成晶圆级封装的单器件密闭结构，并且引线结构较为复杂，工艺步骤较多且成本较高。
[0017]公开号为CN101533832A、公开日为2009年9月16日的中国发明专利申请公开了一种微机电系统器件与集成电路的集成芯片与集成方法。所述集成芯片包括:在第一衬底上生成的微机电系统器件、环绕微机电系统器件生成的第一封装环、在第二衬底上生成的与微机电系统器件相对应的集成电路、环绕集成电路生成且与第一封装环融合对接的第二封装环。最终，微机电系统器件和集成电路一起位于由两块衬底作为两个底面、由第一封装环和第二封装环作为侧壁的密闭结构中。微机电系统器件和集成电路之间形成有必要的电学连接，而对外的电学连接则由第一衬底或第二衬底的通孔引出。该文献也是以金属材料的封装环与两片晶圆一起构成晶圆级封装的多器件密闭结构，工艺较为复杂且成本较高，也需要用到硅通孔技术进行引线。
【发明内容】
[0018]由以上记载可知，现有方案均是采用晶圆键合方式，以金属材料或高分子材料作为键合材料来形成
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。