一种双环混频锁相电路、装置及锁相方法与流程

1.本发明涉及基本电子电路技术领域，尤其是一种间接频率合成电路、装置及方法。


背景技术：

2.频率合成是将具有低相噪，高精度和高稳定度的参考基准源经过混频、倍频、分频等信号处理进行数学意义上的加、减、乘、除等四则运算产生大量具有同样精确度与稳定度的频率合成信号。频率合成器是决定电子系统性能的关键设备，在通信、雷达、制导、电子测量仪器和电子对抗中发挥着日益重要作用。
3.锁相环技术(pll)是最重要、应用最广泛的频率合成方式，且发展非常迅速。典型的锁相基带信号产生单元由数字鉴相器﹑分频器加模拟环路滤波、压控振荡器组成混合锁相环构成，通过对pll中的vco输出进行可编程的数字分频后再进行鉴相，完成闭环控制输出。其优点是具有较宽的频率范围，良好的寄生抑制性能，而且输出频率易于程控，使用方便灵活。
4.低相位噪声、小频率步进和宽频段输出已经成为频率合成发展的主要趋势。但现有的整数分频器锁相环难以实现小频率步进，小数分频锁相环由于鉴相频率较低又难以实现低相位噪声，单环小数分频锁相环在小频率步进工作时难以实现整数边界杂散抑制。综上，常规的单一、双环的锁相环均难以同时实现宽带、低相位噪声和整数边界杂散抑制的技术难题。


技术实现要素：

5.针对现有技术中的单一、双环锁相环在很多较高要求的应用场合还不能满足要求的技术问题，本发明公开了一种双环混频锁相装置及锁相方法，可以实现输出信号具有宽频带、低相位噪声、低杂散和小频率步进的特性。
6.本发明的技术方案如下：
7.本发明公开了一种双环混频锁相电路，其包含以下技术特征：第一锁相环路及第二锁相环路，特征在于，所述第一锁相环路为整数分频锁相环，所述第二锁相环路包含小数分频器，
8.其中，所述第一锁相环路的输出端与所述第二锁相环路的输入端连接，所述第一锁相环路为所述第二锁相环路提供混频本振信号及锁相参考信号。
9.更进一步地，所述第一锁相环路包括依次连接的第一鉴相器、第一低通环路滤波器，第一压块振荡器、第一功率分配器及第一分频器；
10.所述第一锁相环路的第一功率分配器的输出端连接所述第二锁相环路的输入端。
11.更进一步地，所述第二锁相环路包含分频单元及锁相单元；
12.所述分频单元包含第三功率分配器及第二分频器，所述第三功率分配器的输入端连接第一功率分配器的输出端，所述第三功率分配器的输出端n连接所述鉴相器环路中第二分频器，所述第三功率分配器的输出端s连接所述锁相单元的混频器。
13.更进一步地，所述第二锁相环路的锁相单元包含依次连接的所述混频器、第三低通环路滤波器、小数分频锁相器、第二鉴相器、第二低通环路滤波器、第二压控振荡器、第二功率分配器、反相隔离器；所述第二鉴相器与所述分频单元中的第二分频器连接。
14.更进一步地，所述第一锁相环路中的所述第一压控振荡器为宽带压控振荡器，所述第一鉴相器为高频率鉴相器，以实现输出信号在环路带宽内具有低相位噪声。
15.更进一步地，所述第一锁相环路中的所述第一频分器为频率除法器，所述第一功率分配器为定向耦合器或威尔金森电桥。
16.更进一步地，所述第二锁相环中所述第二压控振荡器为采用开关电容的窄带压控振荡器阵列，以实现宽带压控振荡器功能，使输出信号在环路带内和环路带宽外均具有较低的相位噪声。
17.更进一步地，所述第二锁相环路中的所述小数分频锁相器的为sigma-delta调制以控制较小的频率步进。
18.更进一步地，根据第二锁相环路的输出频率，通过选择第一锁相环路输出频率及第二锁相环的鉴相频率，以在第二锁相环路中实现整数边界杂散频率落入环路滤波器阻带。
19.更进一步地，所述第二锁相环路的分频单元的所述第三功率分配器为定向耦合器或威尔金森电桥，所述分频单元的所述第二分频器为频率除法器。
20.本发明还公开了一种双环混频锁相的装置，该装置包括：
21.一种双环混频锁相电路，包含第一锁相环路及第二锁相环路，特征在于，所述第一锁相环路为整数分频锁相环，所述第二锁相环路包含小数分频器，其中，所述第一锁相环路的输出端与所述第二锁相环路的输入端连接，所述第一锁相环路为所述第二锁相环路提供混频本振信号及锁相参考信号。
22.所述第一锁相环路包括依次连接的第一鉴相器、第一低通环路滤波器，第一压块振荡器、第一功率分配器及第一分频器；所述第一锁相环路的第一功率分配器的输出端连接所述第二锁相环路的输入端。
23.所述第二锁相环路包含分频单元及锁相单元；所述分频单元具有对第一环路的信号分配以及第二锁相环路中鉴相器的预分频功能，包含第三功率分配器，所述第三功率分配器的输入端连接第一功率分配器的输出端，所述第三功率分配器的输出端连接所述鉴相器环路中第二分频器，所述第三功率分配器的另一输出端连接所述锁相单元的混频器。
24.所述第二锁相环路的锁相单元包含依次连接的所述混频器、第三低通环路滤波器、小数分频锁相器、第二鉴相器、第二低通环路滤波器、第二压控振荡器、第二功率分配器、反相隔离器；所述第二鉴相器与所述分频单元中的第二分频器连接。
25.所述第一锁相环路中的所述第一压控振荡器为宽带压控振荡器，所述第一鉴相器为高频率鉴相器，以实现输出信号在环路带宽内具有低相位噪声。所述第一锁相环路中的所述第一频分器为频率除法器，所述第一功率分配器为定向耦合器或威尔金森电桥。所述第二锁相环为采用开关电容的窄带压控振荡器阵列，以实现宽带压控振荡器功能，使输出信号在环路带内和环路带宽外均具有较低的相位噪声。
26.所述第二锁相环路为采用sigma-delta调制，以控制较小的频率步进。根据第二锁相环路的输出频率，通过选择第一锁相环路输出频率及第二锁相环的鉴相频率，以在第二
锁相环路中实现整数边界杂散频率落入环路滤波器阻带。
27.所述第二锁相环路的第三功率分配器为定向耦合器或威尔金森电桥，所述分频单元的第二分频器为频率除法器。
28.所述第一锁相环路为第二锁相环路提供混频本振信号以及锁相参考信号，根据第二锁相环路的输出频率，合理选择第一锁相环路输出频率以及第二锁相环路的鉴相频率，可在第二锁相环路中实现整数边界杂散频率落入环路滤波器阻带内，利用环路滤波器的滤波功能有效抑制第二锁相环路整数边界杂散。锁相装置可以实现宽频带、低相位噪声、低杂散和小频率步进的特性。
29.本发明还公开了一种双环混频锁相的锁相方法，包含上述的双环混频锁相电路，其特征在于，进一步包括如下步骤:
30.将参考信号信号输入第一锁相环路，在所述第一锁环路内进行高鉴相频率整数分频锁相，在环路带宽内输出具有低相位噪声的第一输出信号；
31.将所述第一锁相环路内输出的第一输出信号在第二锁相环路内进行功分，其中一路输入分频单元，生成第二环路鉴相参考信号；另外一路输入锁相单元，作为第二锁相环路的混频本振信号；
32.将所述鉴相参考信号、混频本振信号与第二锁相环路的锁相输出信号混频，合理选择所述第一锁相环路的输出频率以及所述第二锁相环路的鉴相频率，
33.在所述第二锁相环路内进行低鉴相频率小数分频混频锁相。
34.更进一步地，所述在所述第二锁相环路内进行低鉴相频率小数分频混频锁相包含以下步骤：采用基于sigma-delta调制技术的小数分频技术进行较小的频率步进，采用基于开关电容技术的窄带压控振荡器阵列实现宽带压控振荡器功能。
35.更进一步地，实现所述锁相方法的双环混频锁相电路的所述第一锁相环路包括第一鉴相器、第一滤波器(比如第一低通环路滤波器)和第一振荡器(比如第一压控振荡器)、第一功率分配器，所述第一鉴相器、第一滤波器和第一压控振荡器、第一功率分配器依序连接形成反馈回路，第一功率分配器的输出反馈给第一鉴相器。
36.更进一步地，实现所述锁相方法的双环混频锁相电路的所述第二锁相环路的分频单元包括第三功率分配器、第二分频器，所述第三功率分配器将第一锁相环路的所述输出信号输出给所述第二分频器；
37.更进一步地，实现所述锁相方法的双环混频锁相电路的所述第二锁相环路的所述锁相单元包括第二鉴相器、第二低通环路滤波器、第二振荡器(比如第二压块振荡器)、第二功率分配器、隔离器、混频器、第三低通环路滤波器、小数分频锁相环，所述第二鉴相器、第二低通环路滤波器、得二振荡器(比如第二压块振荡器)、第二功率分配器、隔离器、混频器、第三低通环路滤波器及小数分频锁相环依次连接形成反馈回路；
38.更进一步地，所述分频单元的所述第二分频器将所述第一锁相环路的所述输出信号频率分频为第二锁相环路的鉴相参考信号频率；所述第三功率分配器的输出端将所述第一锁相环路的所述输出信号输出给所述第二环锁相环路的混频器；
39.更进一步地，所述混频器将锁相输出信号频率与本振信号混频，将中频信号输出到第三低通滤波器。
40.更进一步地，所述第三低通环路滤波器滤除中频信号中叠加的本振信号与锁相输
出信号。
41.更进一步地，所述小数分频锁相环将中频信号频率分频至鉴相信号频率。
42.最终，在所述第二锁相环路中实现整数边界杂散频率落入环路滤波器阻带内，利用环路滤波器的滤波功能有效抑制第二锁相环路整数边界杂散。采用发明的锁相方法，可以实现宽频带、低相位噪声、低杂散和小频率步进的特性。
43.通过采用以上的技术方案，本发明的有益效果为：本发明利用了混频器在频率合成过程中通过高鉴相频率整数分频锁相环和较低鉴相频率小数分频器组合，构建锁第一锁相环路加第二锁相环路，经过混频与滤波处理，采用基于sigma-delta调制技术的小数分频技术实现较小的频率步进，并采用基于开关电容技术的窄带压控振荡器阵列实现宽带压控振荡器功能，输出信号在环路带内和环路带宽外均具有较低的相位噪声，实现宽带小步进频率信号产生输出。有效解决现有技术中，传统单一、双环锁相环电路在宽带频率信号合成时在小频率步进、低相位噪声和低杂散水平等各项指标不易兼顾的问题，全面提升宽带频率源的综合指标特性，输出信号具有宽频带、低相位噪声、低杂散和小频率步进的优点，并且系统组成简单，易于在射频单片集成电路或射频混合集成电路中实现。
附图说明
44.图1是本发明实施例一提供的双环混频锁相电路的结构示意图；
45.图2是本发明实施例二提供的双环混频锁相电路的结构示意图；
46.图3是本发明实施例三的双环混频锁相装置的示意图；
47.图4是本发明实施例四的双环混频锁相电路的锁相方法流程图；；
48.图5是本发明实施例四的第一锁相环路锁相方法流程示意图；
49.图6是本发明实施例四的第二锁相环路锁相方法流程示意图；
50.图7是实施例二的第一锁相环路输出频率计算结果图；
51.图8是实施例二的第二锁相环路鉴相频率计算结果图；
52.图9是实施例二的第二锁相环路输出频率计算结果图；
53.【附图标记说明】
54.100：第一锁相环路；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101：第一鉴相器；
55.102：第一低通环路滤波器；
ꢀꢀꢀꢀꢀ
103：第一压控振荡器；
56.104：第一功率分配器；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
105：第一分频器；
57.200：第二锁相环路；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210：锁相单元；
58.220：分频单元；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201：第二鉴相器；
59.202：第二低通环路滤波器；
ꢀꢀꢀꢀꢀ
203：第二压控振荡器；
60.204：第二功率分配器；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
205：第二分频器；
61.224：第三功率分配器；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
212：第三低通环路滤波器；
62.216：反向隔离器；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
217：混频器；
63.215：小数分频器。
具体实施方式
64.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照
附图，对本发明作进一步的详细说明。
65.实施例一
66.图1为本发明实施例一提供的一种双环混频锁相电路，其包含以下技术特征，第一锁相环路100及第二锁相环路200，设置所述第一锁相环路为整数分频锁相环电路，所述第二锁相环路200包含小数分频器电路215，所述第一锁相环路100的输出端与所述第二锁相环路200的输入端连接。从参考输入端输入参考信号，如400mhz的参考信号，所述第一锁相环路进行整数分频锁相后，所述第一锁相环路的输出端将第一锁相环路的输出信号发送给第二锁相环路200，所述第一锁相环路100的输出信号为所述第二锁相环路200提供混频本振信号及锁相参考信号。
67.实施例二
68.图2为本发明实施例二提供的一种双环混频锁相电路。本实施例在上述实施例的基础上，进一步优化了混频锁相电路的具体结构。
69.如图2所示，该双环频率锁相电路具体包括：
70.第一锁相环路100包括依次连接的第一鉴相器101、第一低通环路滤波器102，第一压块振荡器103、第一功率分配器104及第一分频器105；第一锁相环路100的第一功率分配器104的输出端连接所述第二锁相环路200的输入端。
71.所述第二锁相环路200包含分频单元220及锁相单元210；所述分频单元具有对第一环路的信号分配以及锁相单元210中鉴相器的预分频功能，所述分频单元包含第二功率分配器224，所述第二功率分配器224的输入端连接第一功率分配器104的输出端，所述第二功率分配器224的一个输出端连接所述鉴相器环路中第二分频器205，所述第二功率分配器224的另外一个输出端连接所述锁相单元的混频器217。
72.所述第二锁相环路200的锁相单元包含依次连接的所述混频器217、第三低通滤环路波器212、小数分频器215、第二鉴相器201、第二低通环路滤波器202、第二压控振荡器203、第二功率分配器204、反向隔离器216；所述第二鉴相器201与所述分频单元220中的第二分频器205连接。
73.根据图2可知，本发明实施例二的双环混频锁相电路的第一锁相电路100的示意图可进一步包含，
74.第一锁相环路100中的所述第一压控振荡器103为宽带压控振荡器，所述第一鉴相器101为高频率鉴相器，以实现输出信号在环路带宽内具有低相位噪声。所述第一锁相环路100中的所述第一频分器105为频率除法器，所述第一功率分配器104为定向耦合器或威尔金森电桥。
75.完整的第一锁相环电路100主要有参考信号功分放大单元、锁相基带信号产生单元和混频开关滤波单元等几个电路单元构成，共同组成了第一锁相环电路100的基本电路结构，其中，
76.1)400mhz的参考信号由参考输入端输入后，经第一鉴相器101比较参考和整数分频器后信号频率和相位，利用差值驱动电荷泵。
77.2)电荷泵电流流经第一低通环路滤波器102，将电流信号转换成电压信号，并滤除带外噪声及杂散。
78.3)第一环路滤波器102输出电压，经第一压块振荡器103，将电压信号按比例转换
为射频输出信号频率，由vco输出射频信号，并输出到第一功率分配器104，所述第一功率分配器104可以是定向耦合器或威尔金森电桥，实现功率的等分或不等分。
79.4)第一功率分配器104将vco反馈信号输出到第一频分器105，所述第一频分器105可以为频率除法器，所述第一频分器105将vco反馈信号频率频分为400mhz，分频后的vco反馈信号输出到鉴相器，将第一锁相环路频率锁定至400mhz。
80.第一锁相环路100的基带电路通过数字鉴相器、滤波器、功分器、vco等构建单环锁相典型结构，通过频段合理设计与分配，产生锁相基带。
81.根据图2所述，本实施例的双环混频锁相电路的第二锁相环路200可进一步包含，
82.第二锁相环路200采用开关电容的窄带压控振荡器阵列，以实现宽带压控振荡器功能，使输出信号在环路带内和环路带宽外均具有较低的相位噪声。所述第二锁相环路200为采用sigma-delta调制，以控制较小的频率步进。根据第二锁相环路200的输出频率，通过选择第一锁相环路100输出频率及第二锁相环的鉴相频率，以在第二锁相环路200中实现整数边界杂散频率落入环路滤波器阻带。所述第二锁相环路200的第三功率分配器为定向耦合器或威尔金森电桥，所述分频单元的第二分频器为频率除法器。
83.第二锁相环电路200主要有参考信号功分放大单元、锁相基带信号产生单元、隔离器和混频开关滤波单元等几个电路单元构成，其中，
84.1)第一锁相环路输出信号输入第三功率分配器224，第三功率分配器224可以定向耦合器或威尔金森电桥，以实现功率不等分或等分。第三功率分配器224将第一锁相环路输出的信号功分后，一路输出至分频单元220的第二分分频器205，用于第二锁相环路的鉴相参考信号，另外一路输出至所述锁相环路210的混频器217中，用做第二锁相环路的本振频率。
85.2)第二分频器205(频率除法器)将第一锁频环路100输出信号频率分频为第二锁频环路200鉴相参考信号频率，在本实施例中，所述第二鉴相环参考信号的频率范围为第二锁相环路200鉴相参考信号频率范围50-80mhz。
86.3)第二锁频环路200鉴相参考信号由参考输入端输入后，经第二鉴相器201比较参考和整数分频器后信号频率和相位，利用差值驱动电荷泵。
87.4)电荷泵电流流经第二低通环路滤波器202，将电流信号转换成电压信号，并滤除带外噪声及杂散。第二环路滤波器202输出电压，经第二压块振荡器203，将电压信号按比例转换为射频输出信号频率，由vco输出射频信号，并输出到第二功率分配器204，所述第二功率分配器204可以是定向耦合器或威尔金森电桥，实现功率的等分或不等分。所述压块振荡器采用基于开关电容技术的窄带压控振荡器阵列实现。
88.5)第二功率分配器204将vco反馈信号输出到反向隔离器216，所述隔离器216可以是铁氧体隔离器或低增益放大器实现，用于阻止混频器本振及中频信号反向泄露至第二锁相环路200输出端口。所述隔离器将混频射频信号输出至混频器217，混频器对所述射频信号与本振信号进行混频处理得到中频信号，并将中频信号传输给第三低通滤波器212，所述中频信号频率等于本振信号频率与射频信号频率差值。在本实施例中，中频信号为0.9-2.9ghz。
89.6)所述第三低通环路滤波器212对所述中频信号进行滤波处理，滤除中频信号中叠加的本振信号与射频信号，并将所述0.9-2.9ghz的中频信号发送至小数分频锁相器215，
将中频信号频率分频至鉴相信号频率，即频率范围为50
--
80mhz，并将分频后的中频信号发送至鉴相器。
90.第二锁相环路200的基带电路通过数字鉴相器、滤波器、混频器、小数分频器、反向隔离器、功分器、vco等构建结构，通过频段合理设计与分配，产生锁相基带。锁相电路的第二锁相环路200采用小数分频器210，基于sigma-delta调制技术的小数分频技术实现较小的频率步进；采用基于开关电容技术的窄带压控振荡器阵列实现宽带压控振荡器功能，输出信号在环路带内和环路带宽外均具有较低的相位噪声。根据所述第二锁相环路200的输出频率，合理选择所述第一锁相环路100输出频率以及所述第二锁相环路200的鉴相频率，在第二锁相环路200中实现整数边界杂散频率落入环路滤波器阻带内，利用环路滤波器的滤波功能有效抑制第二锁相环路整数边界杂散。
91.在频率合成技术领域，宽频段、低相位噪声、小频率步进等各项特性相互牵制和制约，采用常规的锁相单环、双环等技术体制不可能兼顾各项指标均达到最优；而通过合理设计综合采用上述频率合成方法，则使得研制各项指标优异的频率合成器成为可能。
92.实施例三
93.图3为本发明实施例三提供的一种双环混频锁相装置。本实施例在上述实施例的基础上，进一步优化了混频锁相装置的具体结构。
94.本发明还公开了一种双环混频锁相的装置，具体包括一种双环混频锁相电路，第一锁相环路100及第二锁相环路200，特征在于，所述第一锁相环路100为整数分频锁相环，所述第二锁相环路200包含小数分频器215，其中，所述第一锁相环路100的输出端与所述第二锁相环路200的输入端连接，所述第一锁相环路100为所述第二锁相环路200提供混频本振信号及锁相参考信号。
95.所述第一锁相环路100包括依次连接的第一鉴相器101、第一低通环路滤波器102，第一压块振荡器103、第一功率分配器104及第一分频器；所述第一锁相环路100的第一功率分配器104的输出端连接所述第二锁相环路200的输入端。
96.所述第二锁相环路200包含第三功率分配器、分频单元及锁相单元；所述分频单元包含第三功率分配器，所述第三功率分配器的输入端连接第一功率分配器104的输出端，所述第三功率分配器的输出端n连接所述鉴相器环路中第二分频器，所述第三功率分配器的输出端s连接所述锁相单元的混频器217。
97.所述第二锁相环路200的锁相单元包含依次连接的所述混频器217、第二低通滤波器、小数分频锁相环、第二鉴相器201、第三低通滤波器、第二压控振荡器、第二功率分配器204、反相隔离器；所述第二鉴相器201与所述分频单元中的第二分频器连接。
98.所述第一锁相环路100中的所述第一压控振荡器为宽带压控振荡器，所述第一鉴相器101为高频率鉴相器，以实现输出信号在环路带宽内具有低相位噪声。所述第一锁相环路100中的所述第一频分器为频率除法器，所述第一功率分配器104为定向耦合器或威尔金森电桥。所述第二锁相环为采用开关电容的窄带压控振荡器阵列，以实现宽带压控振荡器功能，使输出信号在环路带内和环路带宽外均具有较低的相位噪声。
99.所述第二锁相环路200为采用sigma-delta调制，以控制较小的频率步进。根据第二锁相环路200的输出频率，通过选择第一锁相环路100输出频率及第二锁相环的鉴相频率，以在第二锁相环路200中实现整数边界杂散频率落入环路滤波器阻带。
100.所述第二锁相环路200的第三功率分配器为定向耦合器或威尔金森电桥，所述分频单元的第二分频器为频率除法器。
101.所述第一锁相环路100为第二锁相环路200提供混频本振信号以及锁相参考信号，根据第二锁相环路200的输出频率，合理选择第一锁相环路100输出频率以及第二锁相环路200的鉴相频率，可在第二锁相环路200中实现整数边界杂散频率落入环路滤波器阻带内，利用环路滤波器的滤波功能有效抑制第二锁相环路200整数边界杂散。锁相装置可以实现宽频带、低相位噪声、低杂散和小频率步进的特性。
102.实施例四
103.图4为本发明实施例四提供的一种双环混频锁相电路的锁相方法的流程示意图，具体步骤如下，
104.将400mhz的参考信号信号输入第一锁相环路100，在所述第一锁环路内进行高鉴相频率整数分频锁相，在环路带宽内输出具有低相位噪声的第一输出信号；
105.将所述第一锁相环路100内输出的第一输出信号在第二锁相环路200内进行功分，其中一路输入分频单元，生成第二环路鉴相参考信号；另外一路输入锁相单元，作为第二锁相环路200的混频本振信号；
106.将所述鉴相参考信号、混频本振信号与第二锁相环路200的锁相输出信号混频，合理选择所述第一锁相环路100的输出频率以及所述第二锁相环路200的鉴相频率，
107.在所述第二锁相环路200内进行低鉴相频率小数分频混频锁相。
108.进一步地，图5为本发明实施例四提供的一种双环混频锁相电路的锁相方法的第一锁相环路100的锁相流程示意图，具体步骤如下，
109.实现所述锁相方法的双环混频锁相电路的所述第一锁相环路100包括第一鉴相器101、第一滤波器(比如第一低通环路滤波器102)和第一振荡器(比如第一压控振荡器103)、第一功率分配器104，所述第一鉴相器101、第一低通环路滤波器102和第一压控振荡器103、第一功率分配器104依序连接形成反馈回路，第一功率分配器104的输出反馈给第一鉴相器101。
110.1)将400mhz的参考信号由参考输入端输入后，比较参考和整数分频器后信号频率和相位，利用差值驱动电荷泵。
111.2)将电流信号转换成电压信号，并滤除带外噪声及杂散。
112.3)将电压信号按比例转换为射频输出信号频率，由vco输出射频信号。
113.4)将vco反馈信号输出到第一频分器105，所述第一频分器105将vco反馈信号频率频分为400mhz，分频后的vco反馈信号输出到鉴相器，将第一锁相环路频率锁定至400mhz。
114.进一步地，图6为本发明实施例四提供的一种双环混频锁相电路的锁相方法的第二锁相环路200的锁相方法流程示意图，具体步骤如下，
115.实现所述锁相方法的双环混频锁相电路的所述第二锁相环路200的分频单元包括第三功率分配器224、第二分频器205，所述第三功率分配器224将第一锁相环路100的所述输出信号输出给所述第二分频器205。
116.所述第二锁相环路200的所述锁相单元包括第二鉴相器201、第二滤低通环路波器202、第二振荡器(比如第二压块振荡器203)、第二功率分配器204、隔离器216、混频器217、第三低通环路滤波器212、小数分频锁相器215，所第二述鉴相器201、第二低通环路滤波器
202、第二振荡器(比如第二压块振荡器203)、第二功率分配器204、隔离器216、混频器217、第三低通环路滤波器212及小数分频锁相器215依次连接形成反馈回路。
117.所述在所述第二锁相环路200内进行低鉴相频率小数分频混频锁相包含以下步骤：
118.1)第三功率分配器224将第一锁相环路输出的信号功分后，一路输出至分频单元220的第二分分频器205，用于第二锁相环路的鉴相参考信号，另外一路输出至所述锁相环路210的混频器217中，用做第二锁相环路的本振频率。
119.2)将第一锁频环路100输出信号频率分频为第二锁频环路200鉴相参考信号频率。
120.3)第二锁频环路200鉴相参考信号由参考输入端输入后，经第二鉴相器201比较参考和整数分频器后信号频率和相位，利用差值驱动电荷泵。
121.4)将电流信号转换成电压信号，并滤除带外噪声及杂散。第二环路滤波器202输出电压，经第二压块振荡器203，将电压信号按比例转换为射频输出信号频率，由vco输出射频信号，所述压块振荡器采用基于开关电容技术的窄带压控振荡器阵列实现。
122.5)第二功率分配器204将vco反馈信号输出到反向隔离器216，反向隔离器216进一步将混频射频信号输出至混频器217，混频器对所述射频信号与本振信号进行混频处理得到中频信号，并将中频信号传输给第三低通滤波器212。
123.6)对所述中频信号进行滤波处理，滤除中频信号中叠加的本振信号与射频信号，并将所述0.9-2.9ghz的中频信号发送至小数分频锁相器215，将中频信号频率分频至鉴相信号频率，即频率范围为50
--
80mhz，并将分频后的中频信号发送至鉴相器。
124.锁相电路的第二锁相环路200采用小数分频方法，基于sigma-delta调制技术的小数分频技术实现较小的频率步进；采用基于开关电容技术的窄带压控振荡器阵列实现宽带压控振荡器功能，输出信号在环路带内和环路带宽外均具有较低的相位噪声。根据所述第二锁相环路200的输出频率，合理选择所述第一锁相环路100输出频率以及所述第二锁相环路200的鉴相频率，最终在所述第二锁相环路200中实现整数边界杂散频率落入环路滤波器阻带内，利用环路滤波器的滤波功能有效抑制第二锁相环路200整数边界杂散。采用本发明的锁相方法，可以实现宽频带、低相位噪声、低杂散和小频率步进的特性。
125.图7、图8及图9是一个实施例计算结果，第一锁相环路100频率范围8.8-13.6ghz，频率步进400mhz；第二锁相环路200频率范围7.7-16.3ghz，鉴相频率范围50-80mhz。图7及图8表示了一个本发明一个实施例的第一锁相环路100输出频率，第二锁相环路200输出频率以鉴相频率以及第二锁相环路200分频比小数部分的计算结果。在此实施例中，第一锁相环路100输出频率为8800～14000mhz，频率步进为400mhz；第二锁相环路200输出频率为7700～16300mhz，按0.1mhz步进频率进行计算，第二锁相环路200鉴相范围50～80mhz。由图9可知，第二锁相环路200分频比小数部分均在0.1～0.9之间，可以有效抑制整数边界杂散。
126.可以看出，本发明的实施例能够在传统单一、双环锁相环电路结构基础上大幅提升频率合成信号的相位噪声性能，同时兼顾较小的频率分辨率，同时保持良好的杂散抑制能力，显著提升宽带频率合成信号的综合性能水平，可为变频通道提供纯度好、高质量的本振信号。
127.类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施
例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
128.以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。