一种环形振荡器的制作方法

1.本发明实施例涉及微电子技术领域，尤其涉及一种环形振荡器。


背景技术：

2.注入锁定振荡器本身的频率受到温度、供电电压以及工艺偏差等因素的影响较大，因此通常需要与带有负反馈的环路一起使用，并通常应用于锁相环或者时钟数据恢复电路中。注入锁定的脉冲信号来源于参考时钟，而参考时钟本身相位噪声较低，因此振荡器的噪声可以通过参考时钟的注入锁定进行改善。同时由于注入锁定后的振荡器的相位被初始化，亦可以应用于突发模式的时钟数据恢复电路中。
3.但是现有的振荡器的注入锁定无法做到绝对对称，因此不利于改善振荡器的相位噪声，也不利于对各相位初始值精度高要求的高速突发模式时钟数据恢复电路。


技术实现要素：

4.本发明实施例提供一种环形振荡器，以实现对振荡器的输出相位的重置，并减轻振荡器的相位噪声。
5.本发明实施例提供了一种环形振荡器，该环形振荡器包括：总输入端、总接地端、第一延迟模块和第二延迟模块；其中，
6.所述第一延迟模块包括第一控制信号输入端、第一接地端、第一脉冲信号输入端、第二脉冲信号输入端、第一振荡信号输入端、第二振荡信号输入端、第一振荡信号输出端和第二振荡信号输出端；
7.所述第二延迟模块包括第二控制信号输入端、第二接地端、第三脉冲信号输入端、第四脉冲信号输入端、第三振荡信号输入端、第四振荡信号输入端、第三振荡信号输出端和第四振荡信号输出端；
8.所述总输入端用于接收控制所述环形振荡器的振荡频率的控制信号，所述第一控制信号输入端和所述第二控制信号输入端均与所述总输入端连接；所述第一接地端和所述第二接地端均与所述总接地端连接；所述第一振荡信号输出端连接至所述第三振荡信号输入端，所述第二振荡信号输出端连接至所述第四振荡信号输入端，所述第三振荡信号输出端连接至所述第二振荡信号输入端，所述第四振荡信号输出端连接至所述第一振荡信号输入端；
9.所述第一延迟模块和所述第二延迟模块用于：根据所述第一脉冲信号输入端、所述第二脉冲信号输入端、所述第三脉冲信号输入端和所述第四脉冲信号输入端接收到的脉冲信号，重置所述第一振荡信号输出端、所述第二振荡信号输出端、所述第三振荡信号输出端和所述第四振荡信号输出端的输出信号相位，以使所述第一振荡信号输出端、所述第四振荡信号输出端、所述第二振荡信号输出端和所述第三振荡信号输出端输出依次相位差为90度的振荡信号。
10.可选的，所述第一延迟模块包括：第一或非门、第一与非门、第一非门和第二非门；
其中，所述第一或非门的两个输入端分别与所述第一脉冲信号输入端和所述第一振荡信号输入端连接，所述第一或非门的输出端与所述第一振荡信号输出端连接，所述第一与非门的两个输入端分别与所述第二振荡信号输入端和所述第二脉冲信号输入端连接，所述第一与非门的输出端与所述第二振荡信号输出端连接，所述第一非门的输入端连接至所述第一与非门的输出端，所述第一非门的输出端连接至所述第一或非门的输出端，所述第二非门的输入端连接至所述第一或非门的输出端，所述第二非门的输出端连接至所述第一与非门的输出端；
11.所述第二延迟模块包括：第二与非门、第二或非门、第三非门和第四非门；其中，所述第二与非门的两个输入端分别与所述第三脉冲信号输入端和所述第三振荡信号输入端连接，所述第二与非门的输出端与所述第三振荡信号输出端连接，所述第二或非门的两个输入端分别与所述第四振荡信号输入端和所述第四脉冲信号输入端连接，所述第二或非门的输出端与所述第四振荡信号输出端连接，所述第三非门的输入端连接至所述第二与非门的输出端，所述第三非门的输出端连接至所述第二或非门的输出端，所述第四非门的输入端连接至所述第二或非门的输出端，所述第四非门的输出端连接至所述第二与非门的输出端。
12.可选的，所述第一或非门、所述第二或非门、所述第一与非门和所述第二与非门具有相同的电路模块，所述电路模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电容和第二电容；其中，所述第一晶体管的源极作为第一端口，所述第一晶体管的栅极作为第二端口，所述第一晶体管的漏极与所述第二晶体管的源极连接，所述第二晶体管的漏极与所述第三晶体管的漏极连接，所述第二晶体管的栅极与所述第三晶体管的栅极连接，所述第三晶体管的源极与所述第四晶体管的漏极连接，所述第四晶体管的源极作为第三端口，所述第四晶体管的栅极作为第四端口，所述第五晶体管的源极连接至所述第一晶体管的漏极，所述第五晶体管的漏极连接至所述第二晶体管的漏极，所述第五晶体管的栅极作为第五端口，所述第六晶体管的漏极连接至所述第二晶体管的漏极，所述第六晶体管的源极连接至所述第三晶体管的源极，所述第六晶体管的栅极作为第六端口，所述第一电容的两端分别连接至所述第一晶体管的漏极和地，所述第二电容的两端分别连接至所述第三晶体管的源极和地。
13.可选的，所述第一或非门包括所述电路模块，并且所述第一或非门的所述第一端口连接至所述第一控制信号输入端，所述第二端口和所述第六端口短接，所述第三端口连接至所述第一接地端，所述第四端口和所述第五端口接入第一电源电压；所述第一或非门的两个输入端分别连接至所述第二端口和所述第二晶体管的栅极，所述第一或非门的输出端连接至所述第二晶体管的漏极。
14.可选的，所述第二或非门包括所述电路模块，并且所述第二或非门的所述第一端口连接至所述第二控制信号输入端，所述第二端口和所述第六端口短接，所述第三端口连接至所述第二接地端，所述第四端口和所述第五端口接入第二电源电压；所述第二或非门的两个输入端分别连接至所述第二端口和所述第二晶体管的栅极，所述第二或非门的输出端连接至所述第二晶体管的漏极。
15.可选的，所述第一与非门包括所述电路模块，并且所述第一与非门的所述第一端口连接至所述第一控制信号输入端，所述第二端口和所述第六端口接入第三电源电压，所
述第三端口连接至所述第一接地端，所述第四端口和所述第五端口短接；所述第一与非门的两个输入端分别连接至所述第五端口和所述第二晶体管的栅极，所述第一与非门的输出端连接至所述第二晶体管的漏极。
16.可选的，所述第二与非门包括所述电路模块，并且所述第二与非门的所述第一端口连接至所述第二控制信号输入端，所述第二端口和所述第六端口接入第四电源电压，所述第三端口连接至所述第二接地端，所述第四端口和所述第五端口短接；所述第二与非门的两个输入端分别连接至所述第五端口和所述第二晶体管的栅极，所述第二与非门的输出端连接至所述第二晶体管的漏极。
17.可选的，所述第一晶体管、所述第二晶体管和所述第五晶体管为p沟道型mos场效应管，所述第三晶体管、所述第四晶体管和所述第六晶体管为n沟道型mos场效应管。
18.可选的，所述第一脉冲信号输入端和所述第四脉冲信号输入端用于接收第一脉冲信号，所述第二脉冲信号输入端和所述第三脉冲信号输入端用于接收第二脉冲信号；其中，所述第一脉冲信号为高电平脉冲信号，所述第二脉冲信号为低电平脉冲信号。
19.可选的，所述总输入端连接第一电流源，所述总接地端连接第二电流源后接地，其中，所述第一电流源和所述第二电流源用于提供对称的电流。
20.本发明实施例提供了一种环形振荡器，通过在第一脉冲信号输入端、第二脉冲信号输入端、第三脉冲信号输入端和第四脉冲信号输入端注入脉冲信号，可以实现重置振荡器的输出相位，即对输出相位进行初始化设置，从而减轻振荡器的相位噪声，使其更适于应用到注入锁定电路中。
附图说明
21.图1为本发明实施例一提供的环形振荡器的结构示意图；
22.图2为本发明实施例一提供的另一种环形振荡器的结构示意图；
23.图3为本发明实施例一提供的另一种环形振荡器的结构示意图；
24.图4为本发明实施例一提供的电路模块的结构示意图；
25.图5为本发明实施例一提供的第一或非门的结构示意图；
26.图6为本发明实施例一提供的第二或非门的结构示意图；
27.图7为本发明实施例一提供的第一与非门的结构示意图；
28.图8为本发明实施例一提供的第二与非门的结构示意图。
具体实施方式
29.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
30.此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
31.实施例一
32.图1为本发明实施例一提供的环形振荡器的结构示意图。如图1所示，该环形振荡器包括：总输入端10、总接地端20、第一延迟模块30和第二延迟模块40；其中，所述第一延迟模块30包括第一控制信号输入端c1、第一接地端g1、第一脉冲信号输入端p1、第二脉冲信号输入端p2、第一振荡信号输入端i1、第二振荡信号输入端i2、第一振荡信号输出端o1和第二振荡信号输出端o2；所述第二延迟模块40包括第二控制信号输入端c2、第二接地端g2、第三脉冲信号输入端p3、第四脉冲信号输入端p4、第三振荡信号输入端i3、第四振荡信号输入端i4、第三振荡信号输出端o3和第四振荡信号输出端o4；所述总输入端10用于接收控制所述环形振荡器的振荡频率的控制信号，所述第一控制信号输入端c1和所述第二控制信号输入端c2均与所述总输入端10连接；所述第一接地端g1和所述第二接地端g2均与所述总接地端20连接；所述第一振荡信号输出端o1连接至所述第三振荡信号输入端i3，所述第二振荡信号输出端o2连接至所述第四振荡信号输入端i4，所述第三振荡信号输出端o3连接至所述第二振荡信号输入端i2，所述第四振荡信号输出端o4连接至所述第一振荡信号输入端i1；所述第一延迟模块30和所述第二延迟模块40用于：根据所述第一脉冲信号输入端p1、所述第二脉冲信号输入端p2、所述第三脉冲信号输入端p3和所述第四脉冲信号输入端p4接收到的脉冲信号，重置所述第一振荡信号输出端o1、所述第二振荡信号输出端o2、所述第三振荡信号输出端o3和所述第四振荡信号输出端o4的输出信号相位，以使所述第一振荡信号输出端o1、所述第四振荡信号输出端o4、所述第二振荡信号输出端o2和所述第三振荡信号输出端o3输出依次相位差为90度的振荡信号。
33.其中，可选的，如图2所示，所述第一延迟模块包括：第一或非门31、第一与非门32、第一非门33和第二非门34；其中，所述第一或非门31的两个输入端分别与所述第一脉冲信号输入端p1和所述第一振荡信号输入端i1连接，所述第一或非门31的输出端与所述第一振荡信号输出端o1连接，所述第一与非门32的两个输入端分别与所述第二振荡信号输入端i2和所述第二脉冲信号输入端p2连接，所述第一与非门32的输出端与所述第二振荡信号输出端o2连接，所述第一非门33的输入端连接至所述第一与非门32的输出端，所述第一非门33的输出端连接至所述第一或非门31的输出端，所述第二非门34的输入端连接至所述第一或非门31的输出端，所述第二非门34的输出端连接至所述第一与非门32的输出端；所述第二延迟模块包括：第二与非门41、第二或非门42、第三非门43和第四非门44；其中，所述第二与非门41的两个输入端分别与所述第三脉冲信号输入端p3和所述第三振荡信号输入端i3连接，所述第二与非门41的输出端与所述第三振荡信号输出端o3连接，所述第二或非门42的两个输入端分别与所述第四振荡信号输入端i4和所述第四脉冲信号输入端p4连接，所述第二或非门43的输出端与所述第四振荡信号输出端o4连接，所述第三非门43的输入端连接至所述第二与非门41的输出端，所述第三非门43的输出端连接至所述第二或非门42的输出端，所述第四非门44的输入端连接至所述第二或非门42的输出端，所述第四非门44的输出端连接至所述第二与非门41的输出端。
34.具体的，本实施例所提供的环形振荡器可以通过两个与非门、两个或非门以及四个非门组成的电路来产生四个相位差为90度的振荡信号。其中，与非门和或非门的输出电平各由两个输入信号控制，当与非门的输入信号中有一个为低电平时，则输出一定为高电平，当或非门的输入信号中有一个为高电平时，输出一定为低电平。因此可以根据与非门和
或非门的特点，利用与非门和或非门来代替传统电路中的反相器，从而可以实现对环形振荡器进行注入锁定。
35.进一步可选的，所述第一脉冲信号输入端p1和所述第四脉冲信号输入端p4用于接收第一脉冲信号，所述第二脉冲信号输入端p2和所述第三脉冲信号输入端p3用于接收第二脉冲信号；其中，所述第一脉冲信号为高电平脉冲信号，所述第二脉冲信号为低电平脉冲信号。具体的，以图2为例，当第一脉冲信号和第二脉冲信号注入后，第一振荡信号输出端o1和第四振荡信号输出端o4输出低电平，第二振荡信号输出端o2和第三振荡信号输出端o3输出高电平。在第一脉冲信号和第二脉冲信号注入结束后，由于第四振荡信号输出端o4输出为低电平，通过第一或非门31使得第一振荡信号输出端o1的输出由低电平变为高电平，同理由于第三振荡信号输出端o3输出为高电平，通过第一与非门32使得第二振荡信号输出端o2的输出由高电平变为低电平，从而实现了输出相位的重置。
36.在上述技术方案的基础上，可选的，如图3所示，所述总输入端10连接第一电流源50，所述总接地端20连接第二电流源60后接地，其中，所述第一电流源50和所述第二电流源60用于提供对称的电流。具体的，本实施例所提供的环形振荡器可以是对称型环形振荡器，从而更利于改善振荡器的相位噪声。进而可以通过同时控制第一电流源50和第二电流源60产生上下对称的电流大小来控制环形振荡器的振荡频率，以进一步保证电路整体的对称性。
37.在上述技术方案的基础上，可选的，如图4所示，所述第一或非门、所述第二或非门、所述第一与非门和所述第二与非门具有相同的电路模块，所述电路模块包括第一晶体管701、第二晶体管702、第三晶体管703、第四晶体管704、第五晶体管705、第六晶体管706、第一电容711和第二电容712；其中，所述第一晶体管701的源极作为第一端口721，所述第一晶体管701的栅极作为第二端口722，所述第一晶体管701的漏极与所述第二晶体管702的源极连接，所述第二晶体管702的漏极与所述第三晶体管703的漏极连接，所述第二晶体管702的栅极与所述第三晶体管703的栅极连接，所述第三晶体管703的源极与所述第四晶体管704的漏极连接，所述第四晶体管704的源极作为第三端口723，所述第四晶体管704的栅极作为第四端口724，所述第五晶体管705的源极连接至所述第一晶体管701的漏极，所述第五晶体管705的漏极连接至所述第二晶体管702的漏极，所述第五晶体管705的栅极作为第五端口725，所述第六晶体管706的漏极连接至所述第二晶体管702的漏极，所述第六晶体管706的源极连接至所述第三晶体管703的源极，所述第六晶体管706的栅极作为第六端口726，所述第一电容711的两端分别连接至所述第一晶体管701的漏极和地，所述第二电容712的两端分别连接至所述第三晶体管703的源极和地。通过使用相同的电路模块，进一步保证了电路整体的对称性，进一步可以对传统的与非门和或非门进行修改，以使其对称，从而确保各对应节点的寄生电容电阻值相同，可以进一步改善注入锁定后的相位噪声以及初始相位的精度。
38.进一步可选的，如图5所示，所述第一或非门包括所述电路模块，并且所述第一或非门的所述第一端口721连接至所述第一控制信号输入端，所述第二端口722和所述第六端口726短接，所述第三端口723连接至所述第一接地端，所述第四端口724和所述第五端口725接入第一电源电压；所述第一或非门的两个输入端b1和a1分别连接至所述第二端口722和所述第二晶体管702的栅极，所述第一或非门的输出端y1连接至所述第二晶体管702的漏
极。
39.进一步可选的，如图6所示，所述第二或非门包括所述电路模块，并且所述第二或非门的所述第一端口721连接至所述第二控制信号输入端，所述第二端口722和所述第六端口726短接，所述第三端口723连接至所述第二接地端，所述第四端口724和所述第五端口725接入第二电源电压；所述第二或非门的两个输入端b2和a2分别连接至所述第二端口722和所述第二晶体管702的栅极，所述第二或非门的输出端y2连接至所述第二晶体管702的漏极。其中，第二电源电压可以与第一电源电压相同(同为vdd)。
40.进一步可选的，如图7所示，所述第一与非门包括所述电路模块，并且所述第一与非门的所述第一端口721连接至所述第一控制信号输入端，所述第二端口722和所述第六端口726接入第三电源电压，所述第三端口723连接至所述第一接地端，所述第四端口724和所述第五端口725短接；所述第一与非门的两个输入端b3和a3分别连接至所述第五端口725和所述第二晶体管702的栅极，所述第一与非门的输出端y3连接至所述第二晶体管702的漏极。
41.进一步可选的，如图8所示，所述第二与非门包括所述电路模块，并且所述第二与非门的所述第一端口721连接至所述第二控制信号输入端，所述第二端口722和所述第六端口726接入第四电源电压，所述第三端口723连接至所述第二接地端，所述第四端口724和所述第五端口725短接；所述第二与非门的两个输入端b4和a4分别连接至所述第五端口725和所述第二晶体管702的栅极，所述第二与非门的输出端y4连接至所述第二晶体管702的漏极。其中，第三电源电压可以与第四电源电压相同(同为vss)。
42.进一步可选的，所述第一晶体管701、所述第二晶体管702和所述第五晶体管705为p沟道型mos场效应管，所述第三晶体管703、所述第四晶体管704和所述第六晶体管706为n沟道型mos场效应管。
43.本发明实施例所提供的环形振荡器，通过在第一脉冲信号输入端、第二脉冲信号输入端、第三脉冲信号输入端和第四脉冲信号输入端注入脉冲信号，可以实现重置振荡器的输出相位，即对输出相位进行初始化设置，从而减轻振荡器的相位噪声，使其更适于应用到注入锁定电路中。
44.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。