全耗尽绝缘体上硅ESD保护器件及其制备方法与流程

全耗尽绝缘体上硅esd保护器件及其制备方法
技术领域
1.本发明涉及集成电路领域，特别是涉及一种全耗尽绝缘体上硅esd保护器件及其制备方法。


背景技术：

2.随着微电子器件向尺寸微缩和功能集成，芯片的静电防护（electrostatic discharge，esd)变得越来越重要。首先，小尺寸器件的栅介质和隔离更薄，导致器件承受静电的能力变弱，从而esd器件设计的窗口变窄。其次，越来越多模块集成在同一硅基板上，导致芯片遭受esd的风险越来越多。此外，绝缘体上硅（soi）器件，特别是全耗尽绝缘体上硅（fdsoi）器件，其顶层规模较薄，难以制备耐高压的esd保护器件。
3.因此，如何提高全耗尽绝缘体上硅器件的静电保护能力，已成为本领域技术人员亟待解决的问题之一。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种全耗尽绝缘体上硅esd保护器件及其制备方法，用于解决现有技术中全耗尽绝缘体上硅器件中难以实现耐高压的esd保护的问题。
5.为实现上述目的及其他相关目的，本发明提供一种全耗尽绝缘体上硅esd保护器件，所述全耗尽绝缘体上硅esd保护器件至少包括：底层硅，具有p型低掺杂；埋氧层，形成于所述底层硅上；顶层硅，形成于所述埋氧层上，具有p型低掺杂；第一n型重掺杂区，形成于所述顶层硅中；第二n型重掺杂区，形成于所述顶层硅中；p型重掺杂区，形成于所述第一n型重掺杂区与所述第二n型重掺杂区之间的顶层硅上；第一基极电极，与所述第一n型重掺杂区电连接；第二基极电极，与所述第二n型重掺杂区电连接；发射极电极，与所述p型重掺杂区电连接；栅极电极，与所述底层硅电连接。
6.可选地，所述顶层硅的厚度小于所述埋氧层的厚度。
7.更可选地，所述埋氧层的厚度设定为100nm~200 nm。
8.更可选地，所述顶层硅的厚度设定为28nm~100nm。
9.可选地，所述栅极电极设置于所述底层硅下方。
10.更可选地，所述第一基极电极接地，所述第二基极电极连接第一电压信号，所述发射极电极连接脉冲信号，所述栅极电极连接第二电压信号；其中，所述第一电压信号大于
0v，所述第二电压信号不小于0v。
11.更可选地，所述p型重掺杂区与所述第一n型重掺杂区的距离小于所述p型重掺杂区与所述第二n型重掺杂区的距离。
12.为实现上述目的及其他相关目的，本发明提供一种全耗尽绝缘体上硅esd保护器件的制备方法，所述全耗尽绝缘体上硅esd保护器件的制备方法至少包括：s1：提供一p型soi结构，所述soi结构包括依次叠置的底层硅、埋氧层及顶层硅；s2：于所述顶层硅上涂覆光刻胶，通过光刻露出所述第一基极及第二基极所在区域的顶层硅，对露出的顶层硅进行离子注入，形成第一n型重掺杂区及第二n型重掺杂区；s3：刻蚀所述第一n型重掺杂区、所述第二n型重掺杂区及所述顶层硅，于所述第一n型重掺杂区与所述第二n型重掺杂区之间的顶层硅上形成p型重掺杂区；s4：形成与所述第一n型重掺杂区电连接的第一基极电极，与所述第二n型重掺杂区电连接的第二基极电极，与所述p型重掺杂区电连接的发射极电极及与所述底层硅电连接的栅极电极。
13.可选地，步骤s2前还包括采用四甲基氢氧化铵去除所述顶层硅表面的氧化层。
14.更可选地，所述p型重掺杂区与所述第一n型重掺杂区的距离小于所述p型重掺杂区与所述第二n型重掺杂区的距离。
15.如上所述，本发明的全耗尽绝缘体上硅esd保护器件及其制备方法，具有以下有益效果：本发明的全耗尽绝缘体上硅esd保护器件利用单结晶体管形成稳压结构，实现了高压esd保护，适用于全耗尽绝缘体上硅器件中。
附图说明
16.图1显示为本发明的全耗尽绝缘体上硅esd保护器件的结构示意图。
17.图2显示为本发明的全耗尽绝缘体上硅esd保护器件vbg=20v时的工作原理示意图。
18.图3显示为本发明的全耗尽绝缘体上硅esd保护器件vbg=15v时的工作原理示意图。
19.图4显示为本发明的全耗尽绝缘体上硅esd保护器件vbg=10v时的工作原理示意图。
20.图5显示为本发明的全耗尽绝缘体上硅esd保护器件vbg=0v时的工作原理示意图。
21.图6显示为本发明的全耗尽绝缘体上硅esd保护器件的制备方法提供soi衬底的示意图。
22.图7显示为本发明的全耗尽绝缘体上硅esd保护器件的制备方法形成第一n型重掺杂区及第二n型重掺杂区的示意图。
23.图8显示为本发明的全耗尽绝缘体上硅esd保护器件的制备方法形成p型重掺杂区的示意图。
24.元件标号说明1
‑
全耗尽绝缘体上硅esd保护器件；11
‑
底层硅；12
‑
埋氧层；13
‑
顶层硅；14
‑
第一n型重掺杂区；15
‑
第二n型重掺杂区；16
‑ꢀ
p型重掺杂区；17
‑
光刻胶。
具体实施方式
25.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
26.请参阅图1~图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
27.实施例一如图1所示，本实施例提供一种全耗尽绝缘体上硅esd保护器件1，所述全耗尽绝缘体上硅esd保护器件1包括：底层硅11、埋氧层12、顶层硅13、第一n型重掺杂区14、第二n型重掺杂区15、p型重掺杂区16、第一基极电极b1、第二基极电极b2、发射极电极e及栅极电极g。
28.如图1所示，所述底层硅11位于所述全耗尽绝缘体上硅esd保护器件1的底层。
29.具体地，在本实施例中，所述底层硅11具有p型低掺杂，掺杂离子为硼，掺杂浓度为10
15
cm
‑3；在实际使用中，可根据实际需要选择相应的掺杂离子及掺杂浓度，不以本实施例为限。
30.如图1所示，所述埋氧层12形成于所述底层硅11上。
31.具体地，在本实施例中，所述埋氧层12（buried oxide，box）的厚度设定为100nm~200nm；作为示例，所述埋氧层12的厚度设定为145nm。
32.如图1所示，所述顶层硅13形成于所述埋氧层12上。
33.具体地，在本实施例中，所述顶层硅13具有p型低掺杂，掺杂离子为硼，掺杂浓度为10
15
cm
‑3；在实际使用中，可根据实际需要选择相应的掺杂离子及掺杂浓度，不以本实施例为限。所述顶层硅13与所述底层硅11的掺杂类型（p型）一致，掺杂离子和掺杂浓度可根据需要分别设置。
34.具体地，在本实施例中，所述顶层硅13的厚度小于所述埋氧层12的厚度，作为示例，所述顶层硅13的厚度设定为28nm~100nm。
35.如图1所示，所述第一n型重掺杂区14及所述第二n型重掺杂区15形成于所述顶层硅13中。
36.具体地，所述第一n型重掺杂区14与所述第二n型重掺杂区15之间设置有所述顶层硅13的p型低掺杂区域，作为示例，所述第一n型重掺杂区14与所述第二n型重掺杂区15之间的p型低掺杂区域的宽度设定为5μm。
37.具体地，所述第一n型重掺杂区14及所述第二n型重掺杂区15具有n型重掺杂，掺杂离子为砷，掺杂浓度为10
20
cm
‑3；在实际使用中，可根据实际需要选择相应的掺杂离子及掺杂浓度，不以本实施例为限。
38.如图1所示，所述p型重掺杂区16形成于所述第一n型重掺杂区14与所述第二n型重掺杂区15之间的顶层硅13上。
39.具体地，所述p型重掺杂区16具有p型重掺杂，掺杂离子为硼，掺杂浓度为10
20
cm
‑3；在实际使用中，可根据实际需要选择相应的掺杂离子及掺杂浓度，不以本实施例为限。
40.具体地，在本实施例中，所述p型重掺杂区16的宽度设定为500 nm。
41.如图1所示，所述第一基极电极b1与所述第一n型重掺杂区14电连接，用于引出第一基极。
42.如图1所示，所述第二基极电极b2与所述第二n型重掺杂区15电连接，用于引出第二基极。
43.如图1所示，所述发射极电极e与所述p型重掺杂区16电连接，用于引出发射极。
44.具体地，在本实施例中，所述顶层硅13、所述第一n型重掺杂区14、所述第二n型重掺杂区15及所述p型重掺杂区16设置有绝缘层（图中未显示），所述第一基极电极b1、所述第二基极电极b2、所述发射极电极e均位于绝缘层上方，且彼此之间绝缘设置。
45.如图1所示，所述栅极电极g与所述底层硅11电连接，用于引出栅极。
46.具体地，在本实施例中，所述栅极电极g设置于所述底层硅11下方，形成背栅结构。
47.如图1所示，在本实施例中，所述第一基极电极b1接地。所述第二基极电极b2连接第一电压信号，所述第一电压信号为高压，电压值大于0v；作为示例，所述第一电压信号的电压值包括但不限于5v、6v、8v、10v，具体数值基于所述全耗尽绝缘体上硅esd保护器件1的应用环境确定。所述发射极电极e连接脉冲信号，作为示例，所述脉冲信号的低电平为0v、高电平为3v，在实际使用中可基于需要设置脉冲信号的幅值和脉宽。所述栅极电极g连接第二电压信号，所述第二电压信号的电压值不小于0v；作为示例，所述第二电压信号的电压值包括但不限于0v、10v、15v及20v。
48.如图1所示，在本实施例中，所述p型重掺杂区16与所述第一n型重掺杂区14的距离小于所述p型重掺杂区16与所述第二n型重掺杂区15的距离。在实际使用中，当所述第二n型重掺杂区15接地，所述第一n型重掺杂区14接高压时，所述p型重掺杂区16靠近所述第二n型重掺杂区15，远离所述第一n型重掺杂区14。
49.如图2
‑
图5所示，在实施例中，所述第一基极电极b1接地，所述第二基极电极b2接6v电压（v
b2
=6v），所述发射极电极e接0
‑3‑
0v的脉冲信号v
e
，所述栅极电极g分别接不同的背栅电压0v、10v、15v及20v（vbg=0v、vbg=10v、vbg=15v、vbg=20v），背栅电压用于形成反型层，所述第一n型重掺杂区14与所述第二n型重掺杂区15之间形成横向电场，控制反型层的载流子横向输运，而发射极通过开启pn结注入少子，从而使得器件进行正反馈。以vbg=20v为例，在所述脉冲信号v
e
从0v变化至3v的过程中，所述第二基极电极b2处的电流i
b2
从0.14ma开始缓慢增加，并在所述脉冲信号v
e
达到2.4v时从0.17ma突变至0.3ma，随后继续缓慢增加至0.35ma；在所述脉冲信号v
e
从3v变化至0v的过程中，所述第二基极电极b2处的电流i
b2
从0.35ma开始缓慢减小，并在所述脉冲信号v
e
达到1.2v时从0.28ma突变至0.16ma，随后继续缓慢减小至0.14ma；两条曲线形成迟滞。
50.本发明的全耗尽绝缘体上硅esd保护器件利用单结晶体管形成稳压结构，实现了高压esd保护，适用于全耗尽绝缘体上硅器件中。
51.实施例二如图6~图8所示，本实施例提供一种全耗尽绝缘体上硅esd保护器件的制备方法，作为示例，所述全耗尽绝缘体上硅esd保护器件的结构与实施例一相同。所述全耗尽绝缘体上硅esd保护器件的制备方法包括：s1：提供一p型soi结构，所述soi结构包括依次叠置的底层硅、埋氧层及顶层硅。
52.具体地，如图6所示，本实施例基于全耗尽绝缘体上硅工艺，首先提供一soi衬底结构，所述soi衬底结构包括依次叠置的底层硅11、埋氧层12及顶层硅13。所述soi衬底结构的制备方法不限，任意能得到所述soi衬底结构的方法均适用于本发明，在此不一一赘述。
53.s2：于所述顶层硅上涂覆光刻胶，通过光刻露出所述第一基极及第二基极所在区域的顶层硅，对露出的顶层硅进行离子注入，形成第一n型重掺杂区及第二n型重掺杂区。
54.具体地，作为本发明的另一种实现方式，在进行光刻前采用稀释的四甲基氢氧化铵溶液去除所述顶层硅13表面的氧化层。在实际使用中，所述顶层硅13表面不存在氧化层的情况下，无需采用稀释的四甲基氢氧化铵溶液清洗所述顶层硅13表面。
55.具体地，如图7所示，于所述顶层硅13的上表面涂覆光刻胶17，通过曝光显影露出所述第一基极及第二基极所在区域的顶层硅，对露出的顶层硅13进行离子注入，形成第一n型重掺杂区14及第二n型重掺杂区15。
56.s3：刻蚀所述第一n型重掺杂区、所述第二n型重掺杂区及所述顶层硅，于所述第一n型重掺杂区与所述第二n型重掺杂区之间的顶层硅上形成p型重掺杂区。
57.具体地，如图8所示，于所述第一n型重掺杂区14、所述第二n型重掺杂区15及所述顶层硅13的上表面涂覆光刻胶，通过曝光显影露出发射极所在区域以外的顶层硅13，刻蚀露出的所述第一n型重掺杂区14、所述第二n型重掺杂区15及所述顶层硅13，于所述第一n型重掺杂区14及所述第二n型重掺杂区15之间的顶层硅上形成凸起的发射极区域（16）；对所述发射极区域进行离子注入形成p型重掺杂区16。
58.需要说明的是，所述p型重掺杂区16靠近所述第一n型重掺杂区14或所述第二n型重掺杂区15中接地的一边，在本实施例中，所述第一n型重掺杂区14接地，因此，所述p型重掺杂区16与所述第一n型重掺杂区14的距离小于所述p型重掺杂区16与所述第二n型重掺杂区15的距离。
59.具体地，作为本发明的另一种实现方式，形成所述p型重掺杂区16后，还包括高温退火的步骤。作为示例，采用950℃高温对步骤s3）形成的结构进行高温退火，以激活杂质。
60.s4：形成与所述第一n型重掺杂区电连接的第一基极电极，与所述第二n型重掺杂区电连接的第二基极电极，与所述p型重掺杂区电连接的发射极电极及与所述底层硅电连接的栅极电极。
61.具体地，在本实施例中，通过金属沉积的方式形成各电极，在此不一一赘述。
62.综上所述，本发明提供一种全耗尽绝缘体上硅esd保护器件及其制备方法，包括：底层硅，具有p型低掺杂；埋氧层，形成于所述底层硅上；顶层硅，形成于所述埋氧层上，具有p型低掺杂；第一n型重掺杂区，形成于所述顶层硅中；第二n型重掺杂区，形成于所述顶层硅中；p型重掺杂区，形成于所述第一n型重掺杂区与所述第二n型重掺杂区之间的顶层硅上；第一基极电极，与所述第一n型重掺杂区电连接；第二基极电极，与所述第二n型重掺杂区电连接；发射极电极，与所述p型重掺杂区电连接；栅极电极，与所述底层硅电连接。本发明的全耗尽绝缘体上硅esd保护器件利用单结晶体管形成稳压结构，实现了高压esd保护，适用于全耗尽绝缘体上硅器件中。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
63.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因
此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。