一种延时器模块的制作方法

1.本实用新型涉及延时器技术领域，具体为一种延时器模块。


背景技术：

2.在阵列天线通信系统中，为了实现波束合成、波束扫描需要使用延时器来补偿孔径渡越时间，所以高精度延时器成了阵列天线不可或缺的部分。但现有的延时器设计单一，无法满足不同延时量的需求。


技术实现要素：

3.本实用新型的目的在于提供一种延时器模块，可以根据延时需求灵活设计各级延时量，通过组合，可以满足不同延时量的需求，可以解决现有技术中的问题。
4.为实现上述目的，本实用新型提供如下技术方案：一种延时器模块，包括电压转换电路、第一功率放大器电路、延时单元第一级电路、延时单元第二级电路、均衡器电路、可调衰减器电路、延时单元第三级电路、延时单元第四级电路、第二功率放大器电路和控制电路，所述电压转换电路由芯片u3组成，芯片u3的3脚连接电容c5后，接5v输入电压，芯片u3的2脚连接电容c6后，输出3.3v电压，所述第一功率放大器电路由芯片u13组成，芯片u13的1脚连接电容c25后，接射频输入信号rfin，芯片u13的3脚连接电容c26与电感l3，同时电感l3连接并联电容c7、电容c10后，接5v输入电压；
5.所述延时单元第一级电路由芯片u5和芯片u9组成，芯片u5的2脚连接芯片u9的11脚，芯片u5的11脚连接芯片u9的2脚，芯片u5与芯片u9的16脚连接并联电容c12、电容c18后，接3.3v电压，芯片u5的7脚连接电容c26，芯片u9的7脚连接电容c22；
6.所述延时单元第二级电路由芯片u6和芯片u10组成，芯片u6的2脚连接芯片u10的11脚，芯片u6的11脚连接芯片u10的2脚，芯片u6与芯片u10的16脚连接并联电容c13、电容c19后，接3.3v电压，芯片u6的7脚连接电容c22，芯片u10的7脚连接电容c23；
7.所述均衡器电路由电感l1、电感l2、电感l5、电感l6、电感l7、电感l8、电感l9、电阻r3、电阻r4、电阻r5、电容c17、电容c32和电容c33组成，电阻r3与电阻r4串联，同时电阻r3连接电感l5与电感l6，电阻r4连接电感l7与电感l8，电阻r5与电容c32串联，同时电阻r5连接电阻r3与电阻r4串联的电路接口，电容c32连接电容c33与电感l9串联的电路接口，电容c17与电感l2串联，同时电容c7连接电阻r3的电路接口，电感l2连接电阻r4的电路接口，电感l1与容c17、电感l2并联；
8.所述可调衰减器电路由芯片u4组成，芯片u4的4脚连接电容c27，电容c27连接电感l7与电感l8，芯片u4的2脚连接电容c9与电容c14后，接5v电压，芯片u4的15脚连接电容c28；
9.所述延时单元第三级电路由芯片u7和芯片u11组成，芯片u7的2脚连接芯片u11的11脚，芯片u2的11脚连接芯片u11的2脚，芯片u2与芯片u11的16脚连接并联电容c15、电容c20后，接3.3v电压，芯片u2的7脚连接电容c28，芯片u11的7脚连接电容c29；
10.所述延时单元第四级电路由芯片u8和芯片u12组成，芯片u8的2脚连接芯片u12的
11脚，芯片u8的11脚连接芯片u12的2脚，芯片u8与芯片u12的16脚连接并联电容c16、电容c21后，接3.3v电压，芯片u8的7脚连接电容c29，芯片u12的7脚连接电容c24；
11.所述第二功率放大器电路由芯片u14组成，芯片u14的1脚连接电容c24，芯片u14的3脚连接电容c30与电感l4后，输出射频信号rfout，同时电感l4连接并联电容c8、电容c11后，接5v输入电压；
12.所述控制电路由芯片u1和芯片u2组成，芯片u1与芯片u2的16脚分别连接并联电容c1、电容c2与并联电容c3、电容c4后，接3.3v电压，芯片u1与芯片u2的11脚、12脚、13脚分别连接对外接口rfout1、rfout2、rfout3。
13.优选的，所述芯片u5与芯片u9的14脚分别连接芯片u1的1脚、15脚，芯片u6与芯片u10的14脚分别连接芯片u1的2脚、3脚。
14.优选的，所述芯片u4的19脚、20脚、21脚、22脚、23脚、24脚分别连接芯片u2的7脚、6脚、5脚、4脚、3脚、2脚。
15.优选的，所述芯片u7与芯片u11的14脚分别连接芯片u1的4脚、5脚，芯片u8与芯片u12的14脚分别连接芯片u1的6脚、7脚。
16.优选的，所述芯片u3的型号为ams1117
‑
3.3，芯片u1与芯片u14的型号为pha
‑
1 ，芯片u5、芯片u9、芯片u6、芯片u10、芯片u7、芯片u11、芯片u8与芯片u12的型号为pe42423，芯片u4的型号为hmc472a，芯片u1与芯片u2的型号为sn74hc595pwr。
17.与现有技术相比，本实用新型的有益效果如下：
18.本延时器模块，5v直流电经过电压转换电路转换后，输出3.3v的直流电压，同时5v直流电压为第一功率放大器电路、第二功率放大器电路和控制电路供电，3.3v直流电为各级延时电路和控制电路供电，第一功率放大器电路与第二功率放大器电路对射频输入信号进行放大，延时单元第一级电路、延时单元第二级电路、延时单元第三级电路与延时单元第四级电路的延时量分别为t、2t、4t、8t，通过组合可以实现t～15t，步进为t的四位延时器，可调衰减器电路在控制电路的控制下，对信号进行幅度衰减，以便能够灵活调节衰减量，均衡器电路用于补偿损耗小的低频信号及损耗大的高频信号，控制电路用于控制各延时单元的延时状态和数控衰减器的状态；因此，本模块可以根据延时需求灵活设计各级延时量，通过组合，可以满足不同延时量的需求。
附图说明
19.图1为本实用新型的电压转换与第一功率放大器电路图；
20.图2为本实用新型的延时单元第一级电路图；
21.图3为本实用新型的延时单元第二级电路图；
22.图4为本实用新型的均衡器电路图；
23.图5为本实用新型的可调衰减器电路图；
24.图6为本实用新型的延时单元第三级电路图；
25.图7为本实用新型的延时单元第四级电路图；
26.图8为本实用新型的第二功率放大器电路图；
27.图9为本实用新型的控制电路图。
28.图中：1、电压转换电路；2、第一功率放大器电路；3、延时单元第一级电路；4、延时
单元第二级电路；5、均衡器电路；6、可调衰减器电路；7、延时单元第三级电路；8、延时单元第四级电路；9、第二功率放大器电路；10、控制电路。
具体实施方式
29.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
30.请参阅图1，一种延时器模块，包括电压转换电路1、第一功率放大器电路2、延时单元第一级电路3、延时单元第二级电路4、均衡器电路5、可调衰减器电路6、延时单元第三级电路7、延时单元第四级电路8、第二功率放大器电路9和控制电路10；电压转换电路1由芯片u3组成，芯片u3的3脚连接电容c5后，接5v输入电压，芯片u3的2脚连接电容c6后，输出3.3v电压，第一功率放大器电路2由芯片u13组成，芯片u13的1脚连接电容c25后，接射频输入信号rfin，芯片u13的3脚连接电容c26与电感l3，同时电感l3连接并联电容c7、电容c10后，接5v输入电压。
31.电路原理：5v直流电压经过电容c5滤波后进入芯片u3转换后，经过电容c6滤波，输出3.3v的直流电，同时5v直流电压为第一功率放大器电路2与控制电路10供电，3.3v直流电压为各级延时电路和控制电路10供电；射频输入信号rfin进入芯片u13放大后，经过电感l3、电容c26输出，电容c26起隔断直流的作用，电感l3阻止射频信号进入5v电源，电容c7、电容c10对输入的5v直流电压进行滤波。
32.请参阅图2，延时单元第一级电路3由芯片u5和芯片u9组成，芯片u5的2脚连接芯片u9的11脚，芯片u5的11脚连接芯片u9的2脚，芯片u5与芯片u9的16脚连接并联电容c12、电容c18后，接3.3v电压，芯片u5的7脚连接电容c26，芯片u9的7脚连接电容c22。
33.电路原理：第一功率放大器电路2输出的信号进入芯片u5，若芯片u5选通2脚时，芯片u9选通11脚，则信号进入芯片u9；若芯片u5选通11脚时，芯片u9选通2脚，信号进入u9，两条线路的走线线长不同，信号通过的时间差即为延时单元第一级电路3的延时量t，芯片u9输出的信号，经过隔直电容c22后，进入延时单元第二级电路4。
34.请参阅图3，延时单元第二级电路4由芯片u6和芯片u10组成，芯片u6的2脚连接芯片u10的11脚，芯片u6的11脚连接芯片u10的2脚，芯片u6与芯片u10的16脚连接并联电容c13、电容c19后，接3.3v电压，芯片u6的7脚连接电容c22，芯片u10的7脚连接电容c23。
35.电路原理：延时单元第一级电路3输出的信号进入芯片u6，若芯片u6选通2脚时，芯片u10选通11脚，则信号进入芯片u10；若芯片u6选通11脚时，芯片u10选通2脚，信号进入u10，两条线路的走线线长不同，信号通过的时间差即为延时单元第二级电路4的延时量2t，芯片u10输出的信号，经过隔直电容c22后，进入均衡器电路5。
36.请参阅图4，均衡器电路5由电感l1、电感l2、电感l5、电感l6、电感l7、电感l8、电感l9、电阻r3、电阻r4、电阻r5、电容c17、电容c32和电容c33组成，电阻r3与电阻r4串联，同时电阻r3连接电感l5与电感l6，电阻r4连接电感l7与电感l8，电阻r5与电容c32串联，同时电阻r5连接电阻r3与电阻r4串联的电路接口，电容c32连接电容c33与电感l9串联的电路接口，电容c17与电感l2串联，同时电容c7连接电阻r3的电路接口，电感l2连接电阻r4的电路
接口，电感l1与容c17、电感l2并联。
37.电路原理：电感l5、电感l6起到输入端口阻抗匹配的作用，电感l7、电感l8起到输出端口阻抗匹配的作用，电阻r3、电阻r4、电阻r5组成t型衰减器，衰减器的衰减量是均衡器的均衡量，电容c17与电感l2组成串联谐振电路，当谐振频率大于等于模块工作频率的最大值，电容c17、电感l1与电感l2组成并联谐振，谐振频率小于等于模块工作频率的最小值，电容c32与电感l9组成串联谐振电路，谐振频率小于等于模块工作频率的最小值，电容c33与电感l9组成并联谐振，谐振频率大于等于模块工作频率的最大值；延时单元第二级电路4输出的信号由电感l5输入均衡器，由电感l8输出均衡器，进入可调衰减器电路6。
38.请参阅图5，可调衰减器电路6由芯片u4组成，芯片u4的4脚连接电容c27，电容c27连接电感l7与电感l8，芯片u4的2脚连接电容c9与电容c14后，接5v电压，芯片u4的15脚连接电容c28。
39.电路原理：输入的射频信号，经过芯片u4衰减后，经电容c28输入至延时单元第三级电路7，芯片u4的v1～v6为可调衰减器的控制管脚，连接控制电路10。
40.请参阅图6，延时单元第三级电路7由芯片u7和芯片u11组成，芯片u7的2脚连接芯片u11的11脚，芯片u2的11脚连接芯片u11的2脚，芯片u2与芯片u11的16脚连接并联电容c15、电容c20后，接3.3v电压，芯片u2的7脚连接电容c28，芯片u11的7脚连接电容c29。
41.电路原理：信号由芯片u7的7脚输入，若芯片u7选通2脚时，芯片u11选通11脚，则信号进入芯片u11；若芯片u7选通11脚时，芯片u11选通2脚，信号进入u11，两条线路的走线线长不同，信号通过的时间差即为延时单元第三级电路7的延时量4t，芯片u11输出的信号，经过隔直电容c29后，进入延时单元第四级电路8。
42.请参阅图7，延时单元第四级电路8由芯片u8和芯片u12组成，芯片u8的2脚连接芯片u12的11脚，芯片u8的11脚连接芯片u12的2脚，芯片u8与芯片u12的16脚连接并联电容c16、电容c21后，接3.3v电压，芯片u8的7脚连接电容c29，芯片u12的7脚连接电容c24。
43.电路原理：信号由芯片u8的7脚输入，若芯片u8选通2脚时，芯片u12选通11脚，则信号进入芯片u12；若芯片u8选通11脚时，芯片u12选通2脚，信号进入u12，两条线路的走线线长不同，信号通过的时间差即为延时单元第四级电路8的延时量8t，芯片u12输出的信号，经过隔直电容c24后，进入第二功率放大器电路9。
44.请参阅图8，第二功率放大器电路9由芯片u14组成，芯片u14的1脚连接电容c24，芯片u14的3脚连接电容c30与电感l4后，输出射频信号rfout，同时电感l4连接并联电容c8、电容c11后，接5v输入电压。
45.电路原理：延时单元第四级电路8输出的信号进入芯片u14放大后，经过电感l4、电容c30输出，电容c30起隔断直流的作用，电感l4阻止射频信号进入5v电源，电容c8、电容c11对输入的5v直流电压进行滤波。
46.请参阅图9，控制电路10由芯片u1和芯片u2组成，芯片u1与芯片u2的16脚分别连接并联电容c1、电容c2与并联电容c3、电容c4后，接3.3v电压，芯片u1与芯片u2的11脚、12脚、13脚分别连接对外接口rfout1、rfout2、rfout3。
47.上述中，芯片u5与芯片u9的14脚分别连接芯片u1的1脚、15脚，芯片u6与芯片u10的14脚分别连接芯片u1的2脚、3脚，芯片u4的19脚、20脚、21脚、22脚、23脚、24脚分别连接芯片u2的7脚、6脚、5脚、4脚、3脚、2脚，芯片u7与芯片u11的14脚分别连接芯片u1的4脚、5脚，芯片
u8与芯片u12的14脚分别连接芯片u1的6脚、7脚。
48.上述中，芯片u3的型号为ams1117
‑
3.3，芯片u1与芯片u14的型号为pha
‑
1 ，芯片u5、芯片u9、芯片u6、芯片u10、芯片u7、芯片u11、芯片u8与芯片u12的型号为pe42423，芯片u4的型号为hmc472a，芯片u1与芯片u2的型号为sn74hc595pwr。
49.综上所述：本延时器模块，5v直流电经过电压转换电路1转换后，输出3.3v的直流电压，同时5v直流电压为第一功率放大器电路2、第二功率放大器电路9和控制电路10供电，3.3v直流电为各级延时电路和控制电路10供电，第一功率放大器电路2与第二功率放大器电路9对射频输入信号进行放大，延时单元第一级电路3、延时单元第二级电路4、延时单元第三级电路7与延时单元第四级电路8的延时量分别为t、2t、4t、8t，通过组合可以实现t～15t，步进为t的四位延时器，可调衰减器电路6在控制电路10的控制下，对信号进行幅度衰减，以便能够灵活调节衰减量，均衡器电路5用于补偿损耗小的低频信号及损耗大高频信号，控制电路10用于控制各延时单元的延时状态和数控衰减器的状态；因此，本模块可以根据延时需求灵活设计各级延时量，通过组合，可以满足不同延时量的需求，可有效解决现有技术问题。
50.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
51.尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。