沟道孔的制作方法、存储器、其制作方法及存储系统与流程

1.本发明涉及存储器技术领域，具体而言，涉及一种沟道孔的制作方法、存储器、其制作方法及存储系统。


背景技术：

2.为了不断提高存储器密度容量，并且缩小存储器关键尺寸具有一定物理限制，因此，很多存储器设计与生产厂商改变了传统的2d集成模式，采用三维堆叠技术提高nand闪存存储器的存储密度。
3.在目前3d nand存储器中，通常采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3d nand存储器结构。为了得到上述堆叠式的3d nand存储器结构，需要在硅衬底上形成牺牲层和隔离层交替层叠的堆叠结构，并对堆叠结构刻蚀形成沟道(ch)，在沟道中形成存储结构后，在堆叠结构中形成栅极隔槽(gls)，然后去除牺牲层以填充与存储结构接触的栅极。
4.随着垂直堆叠层数的逐渐增加，不仅难以保证堆叠结构的厚度精确性和均匀性，且高深宽比沟道的刻蚀难度也逐渐提升，从而易产生沟道扩孔(bowing)、歪斜(twisting)等问题。为了解决上述问题，现有技术中提出了双次堆叠技术(double stacking)，即分为两次沉积堆叠结构与沟道，由于每一次沉积的堆叠结构的层数相比于单次堆叠少，而且刻蚀沟道的深度较浅，从而有利于良率的提升。
5.在上述双次堆叠技术中，通常会采用套刻工艺分别形成位于两个堆叠结构中的下沟道孔(lch)和上沟道孔(uch)，从而将两个沟道孔连通构成深孔，目前在形成两个堆叠结构的工艺中，需要采用套刻工艺在上方的堆叠结构表面形成对位槽，用于后续形成的上沟道孔与下沟道孔的对准，然而上述对位槽是在上方的堆叠结构之后才形成的，与下沟道孔距离较远，且形成堆叠结构的沉积工艺中通常需要热处理的步骤，上述热处理会导致衬底弯曲，从而影响形成对位槽的套刻工艺的套刻精度(ovl)，上述套刻偏差会进一步影响后续形成上沟道孔的套刻工艺的套刻精度，进而增大了下沟道孔与上沟道孔的对准误差，最终会影响制作得到的存储器结构的性能。


技术实现要素：

6.本发明的主要目的在于提供一种沟道孔的制作方法、存储器、其制作方法及存储系统，以解决现有技术中下沟道孔与上沟道孔的对准误差大而影响器件性能的问题。
7.为了实现上述目的，根据本发明的一个方面，提供了一种沟道孔的制作方法，包括以下步骤：提供表面具有第一堆叠结构的衬底，第一堆叠结构中形成有贯穿至衬底的多个第一沟道孔，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部；在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露；在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记；在中间绝缘层上形成第二堆叠结构，第二堆叠结构对应
于第一凸起标记的位置形成有第二凸起标记；基于第二凸起标记，采用套刻工艺形成顺序贯穿第二堆叠结构和中间绝缘层至填充柱的第二沟道通孔，去除填充柱以使第二沟道通孔与第一沟道孔连通。
8.进一步地，填充柱的材料为碳或碳化物。
9.进一步地，图形化掩膜层与第一堆叠结构的刻蚀选择比大于1。
10.进一步地，第一堆叠结构包括交替层叠的第一牺牲层和第一隔离层；第二堆叠结构包括交替层叠的第二牺牲层和第二隔离层。
11.进一步地，图形化掩膜层为多晶硅层，第一牺牲层为氮化硅层，第一隔离层为氧化硅层，在以图形化掩膜层为掩膜刻蚀第一堆叠结构的步骤中，刻蚀停止在氧化硅层，以使第一端部裸露。
12.进一步地，在第一堆叠结构上形成图形化掩膜层的步骤包括：在第一堆叠结构上顺序覆盖掩膜材料层和光刻胶层；图形化光刻胶层；以图形化的光刻胶层为掩膜刻蚀掩膜材料层，得到图形化掩膜层。
13.进一步地，形成第二沟道通孔的步骤包括：在第二堆叠结构表面覆盖硬掩膜，硬掩膜对应于第二凸起标记的位置形成第三凸起标记；采用光刻工艺在第三凸起标记的位置形成开口，通过开口对第二堆叠结构进行刻蚀，以形成第二沟道通孔，开口与第一沟道孔一一对应。
14.根据本发明的另一方面，提供了一种存储器的制作方法，包括以下步骤：采用上述的制作方法在衬底上形成具有堆叠结构，堆叠结构中具有贯穿至衬底的沟道孔，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层；在沟道孔中形成存储结构；在堆叠结构中形成贯穿至衬底的栅极隔槽，栅极隔槽位于相邻沟道孔之间；去除牺牲层，并在对应牺牲层的位置形成栅极层。
15.进一步地，形成存储结构的步骤包括：在沟道孔的侧壁上顺序形成层叠的电荷阻挡层、电子捕获层、隧穿层和沟道层。
16.根据本发明的另一方面，还提供了一种存储器，包括具有双栅极堆叠结构的衬底和存储结构，双栅极堆叠结构包括沿远离衬底方向顺序层叠的第一栅极堆叠结构、中间绝缘层和第二栅极堆叠结构，第一栅极堆叠结构中具有贯穿至衬底的第一沟道孔，中间绝缘层和第二栅极堆叠结构中具有与第一沟道孔连通的第二沟道通孔，存储结构位于连通的第一沟道孔与第二沟道通孔中，中间绝缘层远离衬底的一侧具有第一凸起标记，第二栅极堆叠结构远离衬底的一侧表面具有与第一凸起标记对应的第二凸起标记，第二沟道通孔顺序贯穿第二凸起标记和第一凸起标记。
17.根据本发明的另一方面，还提供了一种存储系统，包括控制器和上述的存储器，控制器耦合至存储器，并控制存储器存储数据。
18.应用本发明的技术方案，提供了一种沟道孔的制作方法，该制作方法在形成位于第一堆叠结构中的第一沟道孔之后，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部，然后在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露，并在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记，从而在形成第二堆叠结构后，使第二堆叠结构表面对应形成第二凸起标记，由于该第二凸起标记对应预形成的第
二沟道通孔的位置，从而通过利用第二凸起标记进行套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道孔之间的对准精度，保证了器件的电学性能。
附图说明
19.构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
20.图1示出了根据本技术的实施例的沟道孔的制作方法生成的流程示意图；
21.图2至图9分别示出了根据本技术的实施例的沟道孔的制作过程中的结构示意图；
22.图10示出了根据本技术的实施例的存储器的制作方法生成的流程示意图；
23.图11示出了在本技术实施方式所提供的存储系统的连接关系示意图。
24.其中，上述附图包括以下附图标记：
25.100、第一堆叠结构；101、衬底；102、填充柱；103、图形化掩膜层；104、中间绝缘层；105、第一凸起标记；106、第二堆叠结构；107、第二凸起标记；108、第二沟道通孔；200、第一牺牲层；201、第一隔离层；202、掩膜材料层；203、光刻胶层；1000、三维存储器；2000、控制器；3000、主机；20000、存储系统。
具体实施方式
26.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
27.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
28.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
29.正如背景技术所介绍的，现有技术中下沟道孔与上沟道孔的对准误差大而影响器件性能，为了解决如上问题，本技术提出了一种沟道孔的制作方法、存储器及其制作方法。
30.根据本技术的一种典型的实施例，提供了一种沟道孔的制作方法，如图1所示，包括如下步骤：
31.步骤s101，如图2所示，提供表面具有第一堆叠结构100的衬底101，上述第一堆叠结构100中形成有贯穿至上述衬底的多个第一沟道孔，在各上述第一沟道孔中形成填充柱102，上述填充柱102具有远离上述衬底的第一端部；
32.步骤s102，如图3所示，在上述第一堆叠结构100上形成图形化掩膜层103，以上述
图形化掩膜层103为掩膜刻蚀上述第一堆叠结构100，如图4至图6所示，以使上述第一端部裸露；
33.步骤s103，在上述图形化掩膜层103上形成中间绝缘层104，得到如图7所示的结构，上述第一端部位于上述中间绝缘层104中，上述中间绝缘层104对应于上述第一端部的位置形成有第一凸起标记105；
34.步骤s104，在上述中间绝缘层上形成第二堆叠结构106，得到如图8所示的结构，上述第二堆叠结构106对应于上述第一凸起标记105的位置形成有第二凸起标记107；
35.步骤s105，基于上述第二凸起标记107，采用套刻工艺形成顺序贯穿上述第二堆叠结构106和中间绝缘层104至上述填充柱102的第二沟道通孔108，去除上述填充柱102以使上述第二沟道通孔108与上述第一沟道孔连通，得到如图9所示的结构，。
36.上述沟道孔的制作方法中，在形成位于第一堆叠结构中的第一沟道孔之后，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部，然后在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露，并在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记，从而在形成第二堆叠结构后，使第二堆叠结构表面对应形成第二凸起标记，由于该第二凸起标记对应预形成的第二沟道通孔的位置，从而通过利用上述第二凸起标记进行套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道孔之间的对准精度，保证了器件的电学性能较好。
37.本技术的衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、soi衬底或者goi衬底等等。
38.根据本技术的一种具体的实施例，上述填充柱的材料为碳或碳化物。相比现有技术中使用多晶硅(poly)作为填充柱的材料，本技术的上述方法中通过使用碳或碳化物作为上述填充柱的材料，保证了沟道孔的制作工艺较为简单，同时保证了制作沟道孔的成本较低。
39.并且，在现有技术中，将poly柱换成上述碳柱的情况下，在刻蚀第一堆叠结构的同时会将碳柱一起刻蚀掉，造成碳柱的第一端部无法露出的问题，从而无法进行后续的上下沟道孔的对准，而本技术的上述制作方法，通过在上述第一堆叠结构上形成图形化掩膜层，以上述图形化掩膜层为掩膜刻蚀上述第一堆叠结构，可以在碳柱的第一端部裸露出来之前将部分上述第一堆叠结构去除，避免了碳柱的第一端部受损，保证了后续的套刻工艺能正常进行。
40.为了进一步地保证后续可以较为容易地去除上述图形化掩膜层103，根据本技术的另一种具体的实施例，上述图形化掩膜层103与上述第一堆叠结构100的刻蚀选择比大于1。
41.在实际的应用过程中，如图2所示，上述第一堆叠结构100包括交替层叠的第一牺牲层200和第一隔离层201；上述第二堆叠结构包括交替层叠的第二牺牲层和第二隔离层(图中未示出)。
42.上述第一牺牲层200、上述第一隔离层201、上述第二牺牲层、上述第二隔离层以及上述图形化掩膜层103可以采用现有技术中常规的材料。本技术的再一种具体的实施例中，上述图形化掩膜层为多晶硅层，上述第一牺牲层为氮化硅层，上述第一隔离层为氧化硅层，
上述第二牺牲层的材料为氮化硅层，上述第二隔离层的材料为氧化硅层。
43.在上述图形化掩膜层103为多晶硅层，且上述第一隔离层201为氧化硅层的情况下，在以图形化掩膜层103为掩膜刻蚀第一堆叠结构100的步骤中，由于多晶硅与氧化硅之间所具有的高刻蚀选择比，能够使刻蚀停止在氧化硅层，以使第一端部裸露。
44.上述方案中，形成第一堆叠结构以及第二堆叠结构的具体方法可以为现有技术中的任何可行的方法，本领域技术人员可以根据实际情况选择合适的方法形成这些结构。例如，上述第一堆叠结构的形成过程中包括：在衬底上交替沉积第一牺牲层和第一隔离层，形成第一预备堆叠结构，然后对上述第一预备堆叠结构进行刻蚀，去除部分的上述第一预备堆叠结构，形成上述第一沟道孔。
45.上述的这些结构层可由经由分子束外延(mbe)、金属有机化学气相沉积(mocvd)、金属有机气相外延(movpe)、氢化物气相外延(hvpe)和/或其它公知的晶体生长工艺中的一种或多种形成。
46.形成本技术的图形化掩膜层的方法可以采用现有技术中任何可行的方法，本领域技术人员可以根据实际情况确定合适的方法形成本技术的上述图形化掩膜层。为了较为简单快捷地形成上述图形化掩膜层，本技术的又一种具体的实施例中，在上述第一堆叠结构上形成上述图形化掩膜层的步骤包括：如图3所示，在上述第一堆叠结构100上顺序覆盖掩膜材料层202和光刻胶层203；图形化上述光刻胶层203；以图形化的上述光刻胶层203为掩膜刻蚀上述掩膜材料层202，得到上述图形化掩膜层103。图形化上述光刻胶层203的工艺可以为光刻工艺。
47.本技术的再一种实施例中，在上述第一堆叠结构上顺序覆盖掩膜材料层，包括：在上述第一堆叠结构上设置硬掩膜层；在上述硬掩膜层的裸露表面上设置抗反射层，上述硬掩膜层和抗反射层形成上述掩膜材料层。
48.当然，本技术的上述掩膜材料层并不限于上述的形成方法，其还以为其他的形成方法，本领域技术人员可以根据实际情况选择合适的材料以及工艺过程，形成本技术上述的掩膜材料层。
49.为了形成较稳定的上述掩膜材料层，且保证更好的光刻和刻蚀效果，本技术的一种具体的实施例中，上述硬掩膜层的材料包括kodiak，上述抗反射层包括sion。
50.形成本技术的上述光刻胶层的方法也有很多，本领域技术人员可以根据实际情况选择合适的方法形成本技术的上述光刻胶层。
51.根据本技术的另一种具体的实施例，形成上述第二沟道通孔108的步骤包括：在上述第二堆叠结构表面覆盖硬掩膜，上述硬掩膜对应于上述第二凸起标记的位置形成第三凸起标记；采用光刻工艺在上述第三凸起标记的位置形成开口，通过上述开口对上述第二堆叠结构进行刻蚀，以形成上述第二沟道通孔108，上述开口与上述第一沟道孔一一对应。
52.根据本技术的另一种典型的实施例，还提供了一种存储器的制作方法，如图10所示，该方法包括以下步骤：
53.步骤s201，采用任一种上述的制作方法在衬底上形成具有堆叠结构，上述堆叠结构中具有贯穿至上述衬底的沟道孔，上述堆叠结构包括沿远离上述衬底的方向交替层叠的牺牲层和隔离层；
54.步骤s202，在上述沟道孔中形成存储结构；
55.步骤s203，在上述堆叠结构中形成贯穿至上述衬底的栅极隔槽，上述栅极隔槽位于相邻上述沟道孔之间；
56.步骤s204，去除上述牺牲层，并在对应上述牺牲层的位置形成栅极层。
57.上述的存储器的制作方法中，首先，采用任一种上述的制作方法在衬底上的堆叠结构中形成沟道孔，且上述沟道孔贯穿至上述衬底，上述堆叠结构包括沿远离上述衬底的方向交替层叠的牺牲层和隔离层；然后，在上述沟道孔中形成存储结构；之后在上述堆叠结构中相邻的上述沟道孔之间形成贯穿至上述衬底的栅极隔槽；最后，使用栅极层置换上述牺牲层。本技术的上述方法通过上述的沟道孔的制作方法，在形成位于第一堆叠结构中的第一沟道孔之后，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部，然后在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露，并在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记，从而在形成第二堆叠结构后，使第二堆叠结构表面对应形成第二凸起标记，由于该第二凸起标记对应预形成的第二沟道通孔的位置，从而通过利用上述第二凸起标记进行套刻对准，保证了第二沟道通孔与第一沟道孔之间的对准精度较高，从而保证了得到的存储器的性能较好。
58.一种具体的实施例中，形成上述存储结构的步骤包括：在上述沟道孔的侧壁上顺序形成层叠的电荷阻挡层、电子捕获层、隧穿层和沟道层，即形成硅
‑
氧化物
‑
氮化硅
‑
氧化物的sono堆叠结构。
59.在其他实施例中，可以直接沉积形成交替层叠的上述栅极层和上述第一隔离层，形成上述堆叠结构，刻蚀上述堆叠结构形成上述沟道孔，无需经过栅极层置换过程。
60.根据本技术的再一种典型的实施例，还提供了一种存储器，上述存储器包括具有双栅极堆叠结构的衬底和存储结构，上述双栅极堆叠结构包括沿远离上述衬底方向顺序层叠的第一栅极堆叠结构、中间绝缘层和第二栅极堆叠结构，上述第一栅极堆叠结构中具有贯穿至上述衬底的第一沟道孔，上述中间绝缘层和上述第二栅极堆叠结构中具有与上述第一沟道孔连通的第二沟道通孔，上述存储结构位于连通的上述第一沟道孔与上述第二沟道通孔中，上述中间绝缘层远离上述衬底的一侧具有第一凸起标记，上述第二栅极堆叠结构远离上述衬底的一侧表面具有与上述第一凸起标记对应的第二凸起标记，上述第二沟道通孔顺序贯穿上述第二凸起标记和上述第一凸起标记。
61.上述的存储器，包括具有双栅极堆叠结构的衬底和存储结构，上述双栅极堆叠结构包括依次层叠的第一栅极堆叠结构、中间绝缘层和第二栅极堆叠结构，上述第一栅极堆叠结构中具有贯穿至上述衬底的第一沟道孔，上述中间绝缘层和上述第二栅极堆叠结构中具有与上述第一沟道孔连通的第二沟道通孔，上述存储结构位于连通的上述第一沟道孔与上述第二沟道通孔中，其中，上述中间绝缘层远离上述衬底的一侧具有第一凸起标记，上述第二栅极堆叠结构远离上述衬底的一侧表面具有与上述第一凸起标记对应的第二凸起标记，上述第二沟道通孔顺序贯穿上述第二凸起标记和上述第一凸起标记。本技术的上述存储器中，上述第二沟道通孔为利用上述第一凸起标记和上述第二凸起标记进行套刻对准得到的，保证了第二沟道通孔形成位置的偏差较小，进而保证了第二沟道通孔与第一沟道孔之间的对准精度较高，保证了存储器的电学性能较好。
62.根据本发明另一方面，还提供了一种存储系统20000，图11是根据本发明实施方式
的存储系统20000的内部框图。如图11所示，存储系统20000可包括三维存储器1000和控制器2000。
63.三维存储器1000可与上文中任意实施方式的所描述的存储器相同，本技术对此不再赘述。
64.控制器2000可通过通道ch控制三维存储器1000，并且三维存储器1000可响应于来自主机3000的请求基于控制器2000的控制而执行操作。三维存储器1000可通过通道ch从控制器2000接收命令cmd和地址addr并且访问响应于该地址而从存储单元阵列中选择的区域。换言之，三维存储器1000可对由地址选择的区域执行与命令相对应的内部操作。
65.在一些实施方式中，上述存储系统可被实施为诸如通用闪存存储(ufs)装置，固态硬盘(ssd)，mmc、emmc、rs
‑
mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，个人计算机存储卡国际协会(pcmcia)卡类型的存储装置，外围组件互连(pci)类型的存储装置，高速pci(pci
‑
e)类型的存储装置，紧凑型闪存(cf)卡，智能媒体卡或者记忆棒等。
66.从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：。
67.1)、本技术上述沟道孔的制作方法中，在形成位于第一堆叠结构中的第一沟道孔之后，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部，然后在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露，并在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记，从而在形成第二堆叠结构后，使第二堆叠结构表面对应形成第二凸起标记，由于该第二凸起标记对应预形成的第二沟道通孔的位置，从而通过利用上述第二凸起标记进行套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道孔之间的对准精度，保证了器件的电学性能较好。
68.2)、本技术上述的存储器的制作方法中，首先，采用任一种上述的制作方法在衬底上的堆叠结构中形成沟道孔，且上述沟道孔贯穿至上述衬底，上述堆叠结构包括沿远离上述衬底的方向交替层叠的牺牲层和隔离层；然后，在上述沟道孔中形成存储结构；之后在上述堆叠结构中相邻的上述沟道孔之间形成贯穿至上述衬底的栅极隔槽；最后，使用栅极层置换上述牺牲层。本技术的上述方法通过上述的沟道孔的制作方法，在形成位于第一堆叠结构中的第一沟道孔之后，在各第一沟道孔中形成填充柱，填充柱具有远离衬底的第一端部，然后在第一堆叠结构上形成图形化掩膜层，以图形化掩膜层为掩膜刻蚀第一堆叠结构，以使第一端部裸露，并在图形化掩膜层上形成中间绝缘层，第一端部位于中间绝缘层中，中间绝缘层对应于第一端部的位置形成有第一凸起标记，从而在形成第二堆叠结构后，使第二堆叠结构表面对应形成第二凸起标记，由于该第二凸起标记对应预形成的第二沟道通孔的位置，从而通过利用上述第二凸起标记进行套刻对准，保证了第二沟道通孔与第一沟道孔之间的对准精度较高，从而保证了得到的存储器的性能较好。
69.3)、本技术上述的存储器，包括具有双栅极堆叠结构的衬底和存储结构，上述双栅极堆叠结构包括依次层叠的第一栅极堆叠结构、中间绝缘层和第二栅极堆叠结构，上述第一栅极堆叠结构中具有贯穿至上述衬底的第一沟道孔，上述中间绝缘层和上述第二栅极堆叠结构中具有与上述第一沟道孔连通的第二沟道通孔，上述存储结构位于连通的上述第一沟道孔与上述第二沟道通孔中，其中，上述中间绝缘层远离上述衬底的一侧具有第一凸起
标记，上述第二栅极堆叠结构远离上述衬底的一侧表面具有与上述第一凸起标记对应的第二凸起标记，上述第二沟道通孔顺序贯穿上述第二凸起标记和上述第一凸起标记。本技术的上述存储器中，上述第二沟道通孔为利用上述第一凸起标记和上述第二凸起标记进行套刻对准得到的，保证了第二沟道通孔形成位置的偏差较小，进而保证了第二沟道通孔与第一沟道孔之间的对准精度较高，保证了存储器的电学性能较好。
70.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。