封装结构和其制造方法与流程

技术特征：
1.一种封装结构，其包括：衬底，其具有第一表面和与所述第一表面相对的第二表面；至少一个重布结构，其安置于所述衬底的所述第一表面上；至少一个电子组件，其安置于所述衬底的所述第一表面上；以及至少一个半导体裸片，其安置于所述至少一个重布结构上且通过所述衬底电连接到所述至少一个电子组件。2.根据权利要求1所述的封装结构，其进一步包括：接合层，其插入于所述至少一个重布结构与所述衬底之间。3.根据权利要求2所述的封装结构，其中所述至少一个重布结构通过至少一个导电通孔电连接到所述衬底，所述至少一个导电通孔延伸穿过所述接合层和所述至少一个重布结构的一部分。4.根据权利要求2所述的封装结构，其中所述衬底还包含至少一个导电衬垫，且所述接合层覆盖所述至少一个导电衬垫。5.根据权利要求1所述的封装结构，其中从俯视图看，所述衬底的所述第一表面的一部分从所述至少一个重布结构暴露。6.根据权利要求1所述的封装结构，其中所述至少一个重布结构的侧表面从所述衬底的侧表面凹入以形成用于安置所述至少一个电子组件的梯级结构。7.根据权利要求1所述的封装结构，其中从俯视图看，所述至少一个重布结构界定用于容纳至少一个电子组件的容纳空间。8.根据权利要求1所述的封装结构，其中所述至少一个半导体裸片包含第一半导体裸片和第二半导体裸片，且所述至少一个电子组件安置于所述第一半导体裸片与所述第二半导体裸片之间。9.根据权利要求8所述的封装结构，其中所述至少一个重布结构包含第一重布结构和第二重布结构，所述第一半导体裸片安置于所述第一重布结构上，所述第二半导体裸片安置于所述第二重布结构上，其中电介质层覆盖所述第一重布结构的表面和所述第二重布结构的表面。10.一种封装结构，其包括：衬底，其具有第一表面和与所述第一表面相对的第二表面；重布结构，其安置于所述衬底的所述第一表面上，其中从俯视图看，所述重布结构的面积小于所述衬底的面积；以及多个电子组件，其安置于所述衬底的所述第一表面上且电连接到所述衬底。11.根据权利要求10所述的封装结构，其进一步包括：至少一个半导体裸片，其安置于所述重布结构上，其中所述重布结构将所述至少一个半导体裸片电连接到所述衬底。12.根据权利要求10所述的封装结构，其中所述重布结构的投影落在所述衬底上。13.根据权利要求10所述的封装结构，其中所述多个电子组件包围所述重布结构。14.根据权利要求10所述的封装结构，其中所述重布结构的面积与所述衬底的面积的比率在三分之一到二分之一的范围内。15.根据权利要求10所述的封装结构，其进一步包括：
接合层，其插入于所述重布结构与所述衬底之间，其中所述至少一个重布结构通过至少一个第一导电通孔和至少一个第二导电通孔电连接到所述衬底，所述至少一个第一导电通孔和所述至少一个第二导电通孔延伸穿过所述接合层和所述至少一个重布结构的一部分。16.根据权利要求15所述的封装结构，其中所述第一导电通孔的直径大于所述第二导电通孔的直径，且所述第一导电通孔比所述第二导电通孔更靠近所述电子组件。17.一种用于制造封装结构的方法，其包括：(a)提供具有第一表面和与所述第一表面相对的第二表面的衬底，其中所述衬底包含至少一个导电衬垫；(b)将接合层附接在重布结构上；以及(c)通过所述接合层将所述重布结构附接在所述衬底的所述至少一个导电衬垫上。18.根据权利要求17所述的方法，其中在(c)中，所述接合层覆盖所述至少一个导电衬垫。19.根据权利要求17所述的方法，其中在(c)中，从俯视图看，所述衬底的所述第一表面的一部分从所述重布结构暴露。20.根据权利要求17所述的方法，其中在(c)之后，所述方法进一步包括：(d)将多个电子组件附接在所述衬底的所述第一表面上。

技术总结
提供一种封装结构和用于制造封装结构的方法。所述封装结构包含衬底、至少一个重布结构、至少一个电子组件和至少一个半导体裸片。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述至少一个重布结构安置于所述衬底的所述第一表面上。所述至少一个电子组件安置于所述衬底的所述第一表面上。所述至少一个半导体裸片安置于所述至少一个重布结构上且通过所述衬底电连接到所述至少一个电子组件。件。件。


技术研发人员：黄文宏
受保护的技术使用者：日月光半导体制造股份有限公司
技术研发日：2021.01.11
技术公布日：2021/10/28