半导体存储器装置及其制造方法与流程

1.各个实施方式总体可以涉及一种电子装置，更具体地，涉及一种半导体存储器装置和制造该半导体存储器装置的方法。


背景技术：

2.为了以低价格提供具有良好性能的半导体装置，可能需要提高半导体装置的集成度。特别地，因为半导体装置的集成度可能是确定价格的重要因素，所以可能会不断要求提高集成度。因此，生产了包括三维布置的存储器单元的三维半导体存储器装置。


技术实现要素：

3.示例实施方式提供了具有稳定结构和高集成度的半导体存储器装置。
4.示例实施方式还提供了一种制造上述半导体存储器装置的方法。
5.在本公开的示例实施方式中，一种半导体存储器装置可以包括电极结构、多个沟道柱和至少一个栅极分隔层。电极结构可以包括交替地堆叠的绝缘中间层和栅极导电层。沟道柱可以被形成为穿过电极结构。栅极分隔层可以形成在沟道柱之间。栅极分隔层可以被配置为分隔栅极导电层中的最上面的栅极导电层。在平面图中，沟道柱中的与栅极分隔层相邻的每个沟道柱可以具有凸月(gibbous moon)形状。半导体存储器装置还可以包括布置在栅极分隔层的两侧的狭缝结构。狭缝结构可以被形成为穿过电极结构。在平面图中，沟道柱中的与狭缝结构相邻的每一个沟道柱可以具有凸月形状。
6.在示例实施方式中，与栅极分隔层相邻的每一个沟道柱在平面图中可以具有包括至少两个曲线的简单的闭合曲线形状，所述至少两个曲线可以包括具有不同曲率的边缘线。与栅极分隔层相邻的每一个沟道柱可以包括具有相同中心点和相同半径的第一扇形和第二扇形。第一扇形和第二扇形可以具有不同的圆心角。第一扇形中的曲线的曲率可以不同于第二扇形中的曲线的曲率。第一扇形的圆心角与第二扇形的圆心角之和可以是大约360
°
。第一扇形和第二扇形的中心点与第一扇形中的曲线的中心点之间的第一距离可以短于第一扇形和第二扇形的中心点与第二扇形中的曲线的中心点之间的第二距离。第二扇形中的曲线可以面对栅极分隔层的侧壁。
7.在示例实施方式中，栅极分隔层可以包括沟槽和分隔绝缘层。可以在电极结构处形成沟槽以分隔最上面的栅极导电层。分隔绝缘层可以形成在沟槽中。沟槽可以具有与相邻于栅极分隔层的每一个沟道柱的侧壁间隔开的侧壁。另选地，栅极分隔层可以包括沟槽和分隔绝缘层。可以在电极结构处形成沟槽以分隔最上面的栅极导电层。分隔绝缘层可以形成在沟槽中。沟槽可以具有被配置为与相邻于栅极分隔层的每一个沟道柱的侧壁接触的侧壁。
8.在示例实施方式中，栅极分隔层可以包括第一沟槽、间隔件、第二沟槽和分隔绝缘层。第一沟槽可以形成在绝缘中间层中的最上面的绝缘中间层处。间隔件可以形成在第一沟槽的侧壁上。第二沟槽可以从第一沟槽的底表面延伸以分隔最上面的栅极导电层。第二
沟槽的宽度可以比第一沟槽的宽度窄。分隔绝缘层可以形成在第一沟槽和第二沟槽中。第一沟槽可以具有被配置为与相邻于栅极分隔层的每一个沟道柱的侧壁接触的侧壁。第二沟槽可以具有与相邻于栅极分隔层的每一个沟道柱的侧壁间隔开的侧壁。
9.在示例实施方式中，被栅极分隔层分隔的最上面的栅极导电层可以具有被配置为完全围绕与栅极分隔层相邻的每一个沟道柱的栅极全包围(gaa)结构。在平面图中，除了与栅极分隔层相邻的沟道柱之外的其余沟道柱可以具有圆形或椭圆形形状。每一个沟道柱可以包括开口、存储器层、沟道层、芯层和覆盖层。开口可以被形成为穿过电极结构。存储器层可以形成在开口的表面上。存储器层可以包括依次堆叠的隧道绝缘层、电荷捕获层和阻挡层。沟道层可以形成在存储器层上。芯层可以形成在沟道层上以部分填充开口。覆盖层可以形成在芯层上以填充开口。覆盖层可以电连接到沟道层。
10.在本公开的示例实施方式中，根据半导体存储器装置的方法，绝缘中间层和牺牲层可以交替地堆叠在基板上以形成堆叠结构。可以蚀刻堆叠结构以形成被配置为分隔牺牲层中的最上面的牺牲层的栅极分隔层。可以形成穿过堆叠结构的多个沟道柱。在平面图中，沟道柱中的与栅极分隔层相邻的每一个沟道柱可以具有凸月形状。可以用栅极导电层代替牺牲层。该方法还可以包括形成布置在栅极分隔层的两侧的狭缝结构的步骤。可以形成穿过电极结构的狭缝结构。在平面图中，沟道柱中的与狭缝结构相邻的每一个沟道柱可以具有凸月形状。
11.在示例实施方式中，与栅极分隔层相邻的每一个沟道柱在平面图中可具有包括至少两个曲线的简单的闭合曲线，所述至少两个曲线可包括具有不同曲率的边缘线。与栅极分隔层相邻的每一个沟道柱可以包括具有相同中心点和相同半径的第一扇形和第二扇形。第一扇形和第二扇形可以具有不同的圆心角。第一扇形中的曲线的曲率可以不同于第二扇形中的曲线的曲率。第一扇形的圆心角与第二扇形的圆心角之和可以是大约360
°
。第一扇形和第二扇形的中心点与第一扇形中的曲线的中心点之间的第一距离可以短于第一扇形和第二扇形的中心点与第二扇形中的曲线的中心点之间的第二距离。第二扇形中的曲线可以面对栅极分隔层的侧壁。
12.在示例实施方式中，形成栅极分隔层的步骤可以包括以下步骤：选择性地蚀刻堆叠结构以形成被配置为分隔最上面的牺牲层的沟槽；以及用分隔绝缘层填充沟槽。沟槽可以具有与相邻于栅极分隔层的每一个沟道柱的侧壁间隔开的侧壁。另选地，分隔绝缘层可以形成在沟槽中。沟槽可以具有被配置为与相邻于栅极分隔层的每一个沟道柱的侧壁接触的侧壁。
13.在示例实施方式中，形成栅极分隔层的步骤可以包括以下步骤：选择性地蚀刻绝缘中间层中的最上面的绝缘中间层以形成第一沟槽；在第一沟槽的侧壁上形成间隔件；使用该间隔件作为蚀刻屏障来蚀刻堆叠结构，以形成被配置为分隔最上面的牺牲层的第二沟槽；以及利用分隔绝缘层填充第一沟槽和第二沟槽。第二沟槽可以从第一沟槽的底表面延伸。第二沟槽的宽度可以比第一沟槽的宽度窄。分隔绝缘层可以形成在第一沟槽和第二沟槽中。第一沟槽可以具有被配置为与相邻于栅极分隔层的每一个沟道柱的侧壁接触的侧壁。第二沟槽可以具有与相邻于栅极分隔层的每一个沟道柱的侧壁间隔开的侧壁。
14.根据示例实施方式，与栅极分隔层相邻的沟道柱在平面图中可以具有凸月形状，以确保栅极分隔层和沟道柱之间的间隙并增加存储器块的集成度。此外，栅极分隔层可以
包括第一沟槽、间隔件、第二沟槽和分隔绝缘层，以容易地增加存储器块的集成度。
15.此外，由于在平面图中，与栅极分隔层相邻的沟道柱可以具有凸月形状，所以被栅极分隔层分隔的栅极导电层可以具有被配置为完全围绕与栅极分隔层相邻的每一个沟道柱的gaa结构，以增加半导体存储器装置的操作特性。
16.此外，由于在平面图中，与狭缝结构相邻的沟道柱也可以具有凸月形状，所以可以进一步提高存储器块的集成度。
附图说明
17.从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其他方面、特征和优点，在附图中：
18.图1a和图1b是示出根据示例实施方式的半导体存储器装置的框图；
19.图2是示出根据示例实施方式的半导体存储器装置的存储器块的图；
20.图3是示出根据示例实施方式的半导体存储器装置的存储器块的等效电路图；
21.图4a是示出根据第一示例实施方式的半导体存储器装置的平面图；
22.图4b是示出根据第一实施方式的变型半导体存储器装置的平面图；
23.图5是沿图4a的线i-i’截取的截面图；
24.图6是示出根据第一实施方式的半导体存储器装置中的与栅极分隔层相邻的第一沟道柱的平面形状的图；
25.图7a至图7e是沿图4a中的线i-i’截取的，示出了制造根据第一示例实施方式的半导体存储器装置的方法的截面图；
26.图8a是示出根据第二实施方式的半导体存储器装置的平面图；
27.图8b是示出根据第二实施方式的变型半导体存储器装置的平面图；
28.图9是沿着图8a中的线ii-ii’截取的截面图；
29.图10a至图10c是沿图8a中的线ii-ii’截取的，示出了制造根据第二示例实施方式的半导体存储器装置的方法的截面图；
30.图11a是示出根据第三实施方式的半导体存储器装置的平面图；
31.图11b是示出根据第三实施方式的变型半导体存储器装置的平面图；以及
32.图12是沿图11a中的线iii-iii’截取的截面图。
33.图13是根据本公开的一个实施方式的存储器系统的配置的框图。
34.图14是根据本公开的一个实施方式的存储器系统的配置的框图。
35.图15是根据本公开的一个实施方式的计算系统的配置的框图。
36.图16是根据本公开的一个实施方式的计算系统的框图。
具体实施方式
37.将参照附图更详细地描述本教导的各个实施方式。附图是各个实施方式(和中间结构)的示意图示。因此，可以预期由于例如制造技术和/或公差而导致的图示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于在此示出的特定配置和形状，而是可以包括在不脱离所附权利要求所限定的本教导的精神和范围的配置和形状上的偏差。
38.这里参照本教导的理想实施方式的截面和/或平面图来描述本教导。然而，本教导
的实施方式不应被解释为限制发明构思。尽管将示出和描述本教导的一些实施方式，但是本领域普通技术人员将理解，可以在不脱离本教导的原理和精神的情况下对这些实施方式进行改变。
39.在下文中，可以详细示出根据示例实施方式的半导体存储器装置及其制造方法。在示例实施方式中，第一方向d1可以是x方向或行方向，并且第二方向d2可以是基本垂直于x方向d1的y方向或列方向。第三方向d3可以是基本垂直于第一方向d1和第二方向d2的z方向或垂直方向。另选地，第一方向d1可以是y方向，并且第二方向d2可以是x方向。
40.图1a和图1b是示出根据示例实施方式的半导体存储器装置的框图。
41.参照图1a和1b，半导体存储器装置可以包括在基板sub上的外围电路pc和单元阵列ca。
42.基板sub可以包括单晶半导体基板。例如，基板sub可以包括块体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板和通过选择性外延生长工艺形成的外延基板。
43.单元阵列(ca)可以包括多个存储器块。每一个存储器块可以包括多个单元串。每一个单元串可以电连接到位线、源极线、字线和选择线。每一个单元串可以包括彼此串联连接的存储器单元和选择晶体管。每一个选择线可以用作相应选择晶体管的栅极。每一个字线可以用作相应存储器单元的栅极。
44.外围电路pc可以包括与单元阵列ca电连接的nmos晶体管、pmos晶体管、寄存器和电容器。nmos晶体管、pmos晶体管、寄存器和电容器可以用作行解码器、列解码器、页缓冲器和控制电路的元件。
45.如图1a所示，基板sub上的单元阵列ca和外围电路pc可以彼此相邻布置。
46.另选地，如图1b所示，外围电路pc和单元阵列ca可以依次堆叠在基板sub上。在这种情况下，外围电路pc可以与单元阵列ca交叠，以减小单元阵列ca和外围电路pc可能占用的基板sub的面积。
47.图2是示出根据示例实施方式的半导体存储器装置的存储器块的图。
48.参照图2，半导体存储器装置的单元阵列(ca)可以包括多个存储器块blk1至blkz。存储器块blk1至blkz可以沿着与位线bl1至blm的延伸方向相对应的第二方向d2彼此间隔开。例如，第一存储器块blk1至第z存储器块blkz可以在第二方向d2上彼此间隔开。第一存储器块blk1至第z存储器块blkz可以包括在第三方向d3上堆叠的存储器单元。
49.图3是示出根据示例实施方式的半导体存储器装置的存储器块的等效电路图。
50.参照图3，半导体存储器装置的单元阵列ca可以包括存储器块。每一个存储器块可以包括单元串sr。每一个单元串sr可以包括彼此串联连接的至少一个源极选择晶体管sst、多个存储器单元晶体管mc1至mcn以及至少一个漏极选择晶体管dst。图3可能示出了包括一个源极选择晶体管sst和一个漏极选择晶体管dst的一个单元串sr。另选地，源极选择晶体管sst和漏极选择晶体管dst中的每一个可以包括彼此串联连接的多个选择晶体管。串联连接的源极选择晶体管的数量可以与串联连接的漏极选择晶体管的数量基本相同。另选地，串联连接的源极选择晶体管的数量可以大于串联连接的漏极选择晶体管的数量。
51.单元串sr可以沿着第一方向d1和第二方向d2以矩阵形状布置以形成阵列。在第二方向d2上在同一条线上的单元串sr可以连接至相同位线。在第一方向d1上在同一条线上的单元串sr可以共同连接到栅极线ssl、wl1至wln和dsl。
52.一个单元串st中的源极选择晶体管sst、存储器单元晶体管mc1至mcn和漏极选择晶体管dst可以被配置为共享一个沟道层。单元串sr可以布置在位线bl1至blm与源极线sl之间。选通线ssl、wl1至wln和dsl可以堆叠在位线bl1至blm与源极线sl之间。选通线ssl、wl1至wln和dsl中的每一个可以彼此电绝缘。
53.源极选择线ssl可以用作源极选择晶体管sst的栅极。存储器块中的源极选择晶体管sst可以共享一条源极选择线ssl。字线wl1至wln可以用作存储器单元晶体管mc1至mcn的栅极。漏极选择线dsl1和dsl2可以用作漏极选择晶体管dst的栅极。漏极选择线dsl1和dsl2可以通过栅极分隔层而被分隔为第一漏极选择线dsl1和第二漏极选择线dsl2。存储器块中的一部分漏极选择晶体管dst可以共享第一漏极选择线dsl1。其余的漏极选择晶体管dst可以共享第二漏极选择线dsl2。源极选择线ssl可以布置在字线wl1至wln下方。漏极选择线dsl可以布置在字线wl1至wln上方。
54.位线bl1至blm中的每一个可以连接到沿第二方向d2布置的单元串sr的漏极选择晶体管dst。因此，当可以选择漏极选择线dsl中的任意一条和位线bl1至blm中的任意一条时，也可以选择单元串sr中的任意一个。
55.源极线sl可以与公共源极线csl电连接。源极线sl可以被配置为将可以被施加到公共源极线csl的操作电压发送到单元串sr。可以根据源极选择线ssl的电压电平将操作电压选择性地发送到单元串sr。
56.图4a是示出根据第一示例实施方式的半导体存储器装置的平面图，图4b是示出根据第一示例实施方式的变型半导体存储器装置的平面图，图5是沿图4a中的线i-i’截取的截面图，并且图6是示出根据第一实施方式的半导体存储器装置中与栅极分隔层相邻的第一沟道柱的平面形状的图。
57.参照图4a，图5和图6，第一示例实施方式的半导体存储器装置可以包括源极线层102、电极结构110、多个沟道柱120、至少一个栅极分隔层130和狭缝结构140。
58.源极线层102可以形成在基板100上。电极结构110可以包括交替地堆叠在源极线层102上的绝缘中间层104和栅极导电层106。可以形成穿过电极结构110的沟道柱120。栅极分隔层130可以形成在沟道柱120之间，以分隔栅极导电层106中的最上面的栅极导电层106。可以形成穿过电极结构110的狭缝结构140以划分存储器块blk。在平面图中，沟道柱120中的与栅极分隔层130相邻的第一沟道柱120a可以具有凸月形状。此外，如图4b所示，与狭缝结构140相邻的第三沟道柱120c也可以具有凸月形状。
59.基板100上的源极线层102可以具有与存储器块blk相对应的板状形状。源极线层102可以电连接到沟道柱120。源极线层102可以用作源极选择晶体管sst的结区。源极线层102可以包括掺杂的半导体层。例如，源极线层102可以包括掺杂有n型杂质的硅层。尽管未在附图中示出，但是当可以将一种结构与外围电路一起形成在源极线层102下方时，可以在基板100和源极线层102之间形成绝缘层。
60.电极结构110可以包括交替地堆叠的绝缘中间层104和栅极导电层106。绝缘中间层104可以位于电极结构110中的最上层和最下层。最上面的绝缘中间层104可以具有比其他绝缘中间层104的厚度更厚的厚度。最上面的绝缘中间层104可以包括堆叠的绝缘层。堆叠的绝缘层可以包括相同的绝缘材料。电极结构110中的最下面的栅极导电层106可以用作源极选择晶体管sst的栅极或源极选择线ssl。最上面的栅极导电层106可以用作漏极选择
晶体管dst的栅极或漏极选择线dsl。源极选择晶体管sst的栅极与漏极选择晶体管dst的栅极之间的栅极导电层106可以用作存储器单元mc的栅极或字线。
61.沟道柱120可以被布置成矩阵形状。特别地，沟道柱120可以在第一方向d1上彼此对齐。沟道柱120可以在第二方向d2上以z字形布置。
62.每一个沟道柱120可以包括开口121、存储器层122、沟道层123、芯层124和覆盖层125。开口121可以被形成为穿过电极结构110。开口121可以部分地延伸到源极线层102中。存储器层122可以形成在开口121的内表面上。沟道层123可以形成在存储器层122上。芯层124可以形成在沟道层123上以部分地填充开口121。覆盖层125可以形成在芯层124上以完全填充开口121。存储器层122可以包括依次堆叠的隧道绝缘层、电荷捕获层和阻挡层。隧道绝缘层和阻挡层可以包括氧化物。电荷捕获层可以包括氮化物。例如，沟道层123可以包括诸如硅层的半导体层。沟道层123可以与源极线层102电连接。芯层124可以包括绝缘层。覆盖层125可以包括掺杂的半导体层(例如，掺杂有n型杂质的硅层)。覆盖层125可以用作漏极选择晶体管dst的结区。芯层124和覆盖层125之间的界面可以高于最上栅极导电层106的上表面。
63.沟道柱120可以包括与栅极分隔层130相邻的第一沟道柱120a和其余的第二沟道柱120b。第一沟道柱120a的平面形状可以是凸月形状。第二沟道柱120b的平面形状可以是圆形形状或椭圆形形状。第一沟道柱120a的平面凸月形状可以减小存储器块blk的尺寸以增加半导体存储器装置的集成度。此外，第一沟道柱120a和第二沟道柱120b的相似形状可以用于防止在存储器单元mc的晶体管之间产生特性偏差。在图6中，虚线可以代表与第二沟道柱120b的平面形状相对应的满月形状或圆形形状，以便于明确地示出第一沟道柱120a的凸月形状。
64.参照图6，第一沟道柱120a的平面凸月形状可以具有简单的闭合曲线。简单闭合曲线可以具有曲率不同的至少两个曲线c1和c2。特别地，第一沟道柱120a的平面凸月形状可以包括彼此组合的第一扇形(sector)和第二扇形。第一扇形和第二扇形可以共享中心点p。第一扇形和第二扇形可以具有相同的半径r。不同的是，第一扇形可以具有与第二扇形的圆心角(central angle)θ2不同的圆心角θ1。第一扇形的圆心角θ1和第二扇形的圆心角θ2之和可以为大约360
°
。为了确保第一沟道柱120a和栅极分隔层130之间的空间，第一扇形中的曲线c1的中心点与第一扇形的中心点p之间的第一距离l1可以长于第二扇形中的曲线c2的中心点与第二扇形的中心点p之间的第二距离l2。第二扇形中的曲线c2可以面对栅极分隔层130的侧壁。另选地，如图4b所示，第二扇形中的曲线c2可以面对狭缝结构140的侧壁。
65.当由于集成度的增加，第一沟道柱120a的侧壁可能与栅极分隔层130的侧壁接触或者第一沟道柱120a可能与栅极分隔层130部分地交叠时，可以用作漏极选择晶体管dst的栅极的栅极导电层106可能具有被配置为部分地围绕第一沟道柱120a，而不完全围绕第一沟道柱120a的结构，从而使漏极选择晶体管dst的操作特性劣化。然而，当第一沟道柱120a可以具有凸月形状时，可以确保第一沟道柱120a与栅极分隔层130之间的空间，以向可以用作漏极选择晶体管dst的栅极的栅极导电层106提供被配置为完全围绕第一沟道柱120a的栅极全包围(gate all around，gaa)结构。因此，可以提高漏极选择晶体管dst的操作特性。此外，可以使用栅极分隔层130来稳定地分隔漏极选择线dsl。
66.栅极分隔层130可以被配置为分隔存储器块blk中的漏极选择晶体管dst的栅极或
漏极选择线dsl。栅极分隔层130可以具有在第一方向d1上延伸的线型形状。栅极分隔层130可以包括沟槽132和分隔绝缘层134。沟槽132可以形成在电极结构110中以分隔电极结构110中的最上面的栅极导电层106。分隔绝缘层134可以形成在沟槽132中。沟槽132可以具有与相邻于栅极分隔层130的第一沟道柱120a的侧壁间隔开的侧壁。也就是说，沟槽132的侧壁可以以一定间隙与相邻于栅极分隔层130的第一沟道柱120a的侧壁相邻。沟槽132中的分隔绝缘层134可以包括与绝缘中间层104的绝缘材料基本相同的绝缘材料。根据第一示例实施方式，一个栅极分隔层130可以位于一个存储器块blk的中央部分。此外，在栅极分隔层130的一侧的沟道柱120的数量可以与在栅极分隔层130的另一侧的沟道柱120的数量基本上相同。另选地，至少两个栅极分隔层130可以布置在一个存储器块blk中。例如，当沟道柱120可以沿着第二方向d2在一个存储器块blk中布置成十六行时，可以以四个行为单位布置总共三个栅极分隔层130。
67.狭缝结构140可以用于划分存储器块blk。狭缝结构140可以具有在第一方向d1上延伸的线型形状。狭缝结构140可以在第二方向d2上以均匀的间隙彼此间隔开。狭缝结构140可以包括狭缝沟槽142、间隔件144和狭缝导电层146。狭缝沟槽142可以被形成为穿过电极结构110。狭缝沟槽142可以部分地延伸到源极线层102中。间隔件144可以形成在狭缝沟槽142的侧壁上。狭缝导电层146可以形成在狭缝沟槽142中。狭缝沟槽142中的狭缝导电层146可以电连接到源极线层102。此外，狭缝导电层146可以用作公共源极线csl。
68.如上所述，由于与栅极分隔层130相邻的第一沟道柱120a可以在平面图中具有凸月形状，所以可以确保栅极分隔层130和第一沟道柱120之间的空间，并且可以提高存储器块blk的集成度。由于第一沟道柱120a的平面形状，被栅极分隔层130分隔的最上面的栅极导电层106可以具有被配置为完全围绕与栅极分隔层130相邻的第一沟道柱120a的gaa结构，以防止由于集成度的提高而导致的半导体存储器装置的操作劣化。
69.此外，第一沟道柱120a和第二沟道柱120b的相似的平面形状可以防止存储器块blk中的存储器单元mc的晶体管之间的特性偏差。
70.此外，根据第一示例实施方式，与狭缝结构140相邻的第三沟道柱120c可以与相邻于栅极分隔层130的第一沟道柱120a一起具有凸月形状，以进一步提高存储器块blk的集成度。
71.图7a至图7e是沿图4a中的线i-i’截取的，示出了制造根据第一示例实施方式的半导体存储器装置的方法的截面图。
72.参照图7a，可以在基板10上形成初始源极线层18。初始源极线层18可以包括依次堆叠的第一源极线层12、牺牲层14和第二源极线层16。第一源极线层12和第二源极线层16可以包括掺杂的半导体层。例如，第一源极线层12和第二源极线层16可以包括掺杂有n型杂质的硅层。牺牲层14可以包括相对于第一源极线层12和第二源极线层16具有蚀刻选择性的材料。例如，牺牲层14可以包括氧化物层、氮化物层、氮氧化物层等。
73.堆叠结构20可以形成初始源极线层18上。堆叠结构20可以包括交替堆叠的第一层22和第二层24。第一层22可以位于堆叠结构20的最下层和最上层。最上面的第一层22可以具有比其余的第一层22的厚度更厚的厚度。第二层24可以包括用于形成包括字线、选择线、焊盘等的导电层的牺牲层。第一层22可以包括用于将堆叠的导电层彼此绝缘的绝缘中间层。第一层22可以包括相对于第二层24的绝缘材料具有蚀刻选择性的绝缘材料。例如，第一
层22可以包括氧化物层，并且第二层24可以包括相对于氧化物层具有蚀刻选择性的氮化物层。
74.可以在堆叠结构20上形成掩模图案。可以使用掩模图案作为蚀刻屏障在堆叠结构中形成沟槽26。沟槽26可以具有在第一方向d1上延伸的线型形状。可以形成穿过最上面的第二层24的沟槽26。可以根据单元串中彼此串联连接的漏极选择晶体管dst的数量来确定从最上面的第二层24开始可以形成沟槽26所穿过的第二层24的数量。第一示例实施方式的可以在单元串中包括一个漏极选择晶体管dst。
75.在去除掩模图案之后，可以在沟槽26中形成分隔绝缘层28。分隔绝缘层28可以包括氧化物层、氮化物层、氧氮化物层等。分隔绝缘层28可以包括与第一层22的材料基本相同的材料。例如，分隔绝缘层28可以包括氧化物层。
76.因此，在形成沟道柱40之前，可以形成包括沟槽26和分隔绝缘层28的栅极分隔层30。
77.参照图7b，然后可以在堆叠结构20上形成掩模图案。可以使用掩模图案作为蚀刻屏障来蚀刻堆叠结构20、第二源极线层16、牺牲层14和第一源极线层12，以形成开口32。开口32可以被形成为穿过堆叠结构20、第二源极线层16和牺牲层14。开口32可以具有延伸到第一源极线层12中的孔型形状。
78.在平面图中，开口32中的与栅极分隔层30相邻的开口可以具有凸月形状。与栅极分隔层30相邻的开口32中的每一个可以具有与栅极分隔层30的侧壁间隔开的侧壁。其余的开口32可以具有圆形或椭圆形形状。
79.在去除掩模图案之后，可以在开口32的内表面上形成存储器层34。存储器层34可以包括依次堆叠的隧道绝缘层、电荷捕获层和阻挡层。隧道绝缘层和阻挡层可以包括氧化物。电荷捕获层可以包括氮化物。
80.可以在存储器层34上形成沟道层36。沟道层36可以包括半导体层。例如，沟道层36可以包括硅层。
81.芯层37可以形成在沟道层36上以填充开口32。芯层37可以包括氧化物层、氮化物层、氧氮化物层等。
82.芯层37可以被部分地去除以形成凹入部分。覆盖层38可以形成在凹入部分中。覆盖层38可以包括掺杂的半导体层。例如，覆盖层38可以包括掺杂有n型杂质的硅层。芯层37和覆盖层38之间的界面可以高于堆叠结构20中的最上面的第二层24的上表面。
83.可以形成穿过堆叠结构20的多个沟道柱40。每一个沟道柱40可以包括开口32、存储器层34、沟道层36、芯层37和覆盖层38。
84.参照图7c，可以在堆叠结构20上形成掩模图案。可以使用掩模图案作为蚀刻屏障来蚀刻堆叠结构20，以形成狭缝结构42。狭缝结构42可以具有在第一方向d1上延伸的线型图案。狭缝结构42可以在第二方向d2上位于栅极分隔层30的两侧。狭缝结构42可以被形成为穿过堆叠结构20和第二源极线层16。狭缝结构42可以部分地延伸到牺牲层14中。
85.在去除掩模图案之后，可以通过狭缝结构42从堆叠结构20去除第二层24。可以在通过去除第二层24而形成的空间中形成导电材料以形成多个栅极导电层44，从而形成电极结构20a。电极结构20a可以包括交替地堆叠的作为绝缘中间层的第一层22和栅极导电层44。
86.参照图7d，可以在狭缝结构42的侧壁上形成间隔件46。间隔件46可以包括包含选自氧化物层、氮化物层和氧氮化物层的组中的任何一个的单层，或者可以包括包含选自氧化物层、氮化物层和氧氮化物层的组中的至少两个的多层。
87.可以通过狭缝沟槽42去除初始源极线层18的牺牲层14。然后可以蚀刻通过去除牺牲层14而暴露的存储器层34，以暴露每一个沟道柱40的沟道层36。
88.参照图7e，可以在通过去除牺牲层14而形成的空间中形成导电材料以形成第三源极线层48。第三源极线层48可以与第一源极线层12、第二源极线层16和沟道层36电连接。因此，可以形成包括第一源极线层至第三源极线层12、16和48的源极线层18a。
89.狭缝导电层52可以形成在狭缝沟槽42中。狭缝导电层52可以电连接到源极线层18a。狭缝导电层52可以用作公共源极线csl。
90.因此，可以形成包括狭缝沟槽42、间隔件46和狭缝导电层52的狭缝结构50。可以使用用于形成半导体存储器装置的一般工艺来完成半导体存储器装置。
91.图8a是示出根据第二示例实施方式的半导体存储器装置的平面图，图8b是示出根据第二示例实施方式的变型半导体存储器装置的平面图，并且图9是沿着图8a中的线ii-ii’截取的截面图。
92.除了栅极分隔层之外，该示例实施方式的半导体存储器装置可以包括与第一示例实施方式的半导体存储器装置的元件基本相同的元件。因此，为简洁起见，相同的附图标记可以指代相同的元件，并且关于相同的元件的任何进一步的说明可能在此省略。
93.参照图8a和图9，第二示例实施方式的半导体存储器装置可以包括源极线层102、电极结构110、多个沟道柱120、栅极分隔层200和狭缝结构140。
94.源极线层102可以形成在基板100上。电极结构110可以包括交替地堆叠在源极线层102上的绝缘中间层104和栅极导电层106。可以形成穿过电极结构110的沟道柱120。栅极分隔层200可以形成在沟道柱120之间，以分隔栅极导电层106中的最上面的栅极导电层106。可以形成穿过电极结构110的狭缝结构140以划分存储器块blk。在平面图中，沟道柱120中的与栅极分隔层200相邻的第一沟道柱120a可以具有凸月形状。此外，如图8b所示，与狭缝结构140相邻的第三沟道柱120c也可以具有凸月形状。
95.栅极分隔层200可以被配置为分隔存储器块blk中的漏极选择晶体管dst的栅极或漏极选择线dsl。栅极分隔层200可以具有在第一方向d1上延伸的线型图案。栅极分隔层200可以具有t形截面形状。
96.栅极分隔层200可以包括第一沟槽202、间隔件206、第二沟槽204和分隔绝缘层208。第一沟槽202可以形成在最上面的绝缘中间层104中。间隔件206可以形成在第一沟槽202的侧壁上。第二沟槽204可以从第一沟槽202的底表面延伸以分隔最上面的栅极导电层106。第二沟槽204的宽度可以比第一沟槽202的宽度窄。分隔绝缘层208可以形成在第一沟槽202和第二沟槽204中。第一沟槽202的侧壁可以被配置为与相邻于栅极分隔层200的第一沟道柱120a的侧壁接触。第二沟槽204的侧壁可以与相邻于栅极分隔层200的第一沟道柱120a的侧壁间隔开一定间隙。第一沟槽202和第二沟槽204中的分隔绝缘层208可以包括与绝缘中间层104的绝缘材料基本相同的绝缘材料。第一沟槽202的侧壁上的间隔件206可以包括选自由氧化物层、氮化物层和氧氮化物层组成的组的任何一个的单层，或可以包括选自由氧化物层、氮化物层和氧氮化物层组成的组的至少两个的多层。第一沟槽202的侧壁上
的间隔件206可以包括与分隔绝缘层208和绝缘中间层104的材料基本相同的材料。
97.根据第二示例实施方式，一个栅极分隔层200可以位于一个存储器块blk的中央部分。此外，在栅极分隔层200的一侧的沟道柱120的数量可以与在栅极分隔层200的另一侧的沟道柱120的数量基本上相同。另选地，至少两个栅极分隔层200可以布置在一个存储器块blk上。例如，当沟道柱120可以沿着第二方向d2在一个存储器块blk中布置成十六行时，可以以四个行为单位布置总共三个栅极分隔层200。
98.如上所述，由于在平面图中，与栅极分隔层200相邻的第一沟道柱120a可以具有凸月形状，所以可以确保栅极分隔层200和第一沟道柱120之间的空间，并且可以提高存储器块blk的集成度。由于第一沟道柱120a的平面形状，被栅极分隔层200分隔的最上面的栅极导电层106可以具有被配置为完全围绕与栅极分隔层200相邻的第一沟道柱120a的gaa结构，以防止由于集成度的提高而导致的半导体存储器装置的操作劣化。
99.此外，第一沟道柱120a和第二沟道柱120b的相似的平面形状可以防止存储器块blk中的存储器单元mc的晶体管之间的特性偏差。
100.此外，根据第二示例的实施方式，与狭缝结构140相邻的第三沟道柱120c可以与相邻于栅极分隔层200的第一沟道柱120a一起具有凸月形状，以进一步提高存储器块blk的集成度。
101.另外，t形栅极分隔层200可以包括第一沟槽202、间隔件206、第二沟槽204和分隔绝缘层208，以容易地提高存储器块的集成度并且有效地防止由于集成度的提高而导致的半导体存储器装置的操作劣化。
102.图10a至图10c是沿图8a中的线ii-ii’截取的，示出了制造根据第二示例实施方式的半导体存储器装置的方法的截面图。
103.参照图10a，可以在基板10上形成初始源极线层18。初始源极线层18可以包括依次堆叠的第一源极线层12、牺牲层14和第二源极线层16。
104.堆叠结构20可以形成在初始源极线层18上。堆叠结构20可以包括交替堆叠的第一层22和第二层24。例如，第一层22可以包括氧化物层，并且第二层24可以包括氮化物层。
105.可以在堆叠结构20上形成掩模图案。可以使用掩模图案作为蚀刻屏障在堆叠结构20中形成第一沟槽62。第一沟槽62可以具有在第一方向d1上延伸的线型形状。可以形成穿过最上面的第一层22的第一沟槽62。也就是说，第一沟槽62的底表面可以比最上面的第二层24的上表面高。
106.间隔件64可以形成在第一沟槽62的侧壁上。间隔件64可以包括选自由氧化物层、氮化物层和氧氮化物层组成的组中的任何一个的单层，或者可以包括选自由氧化物层、氮化物层和氧氮化物层组成的组中的至少两个的多层。
107.参照图10b，可以使用掩模图案和间隔件64作为蚀刻屏障来蚀刻堆叠结构20，以形成第二沟槽66。第二沟槽66可以被配置为分隔最上面的第二层24。第二沟槽66可以具有比第一沟槽62的宽度窄的宽度。第一沟槽62和第二沟槽64可以彼此连接以形成t形截面形状。
108.在去除掩模图案之后，可以在第一沟槽62和第二沟槽66中形成分隔绝缘层68。分隔绝缘层68可以包括氧化物层、氮化物层、氮氧化物层等。分隔绝缘层68可以包括与第一层22的材料基本相同的材料。例如，分隔绝缘层28可以包括氧化物层。
109.因此，在形成沟道柱40之前，可以形成包括第一沟槽62、间隔件64、第二沟槽66和
分隔绝缘层68的t形栅极分隔层60。
110.参照图10c，然后可以在堆叠结构20上形成掩模图案。可以使用掩模图案作为蚀刻阻挡层来蚀刻堆叠结构20、第二源极线层16、牺牲层14和第一源极线层12，以形成开口32。开口32可以被形成为穿过堆叠结构20、第二源极线层16和牺牲层14。开口32可以具有延伸到第一源极线层12中的孔型形状。
111.在平面图中，开口32中的与栅极分隔层60相邻的开口可以具有凸月形状。与栅极分隔层60相邻的每一个开口32可以具有与第一沟槽62的侧壁接触并且与第二沟槽66的侧壁间隔开的侧壁。也就是说，在可以蚀刻堆叠结构20以形成开口32的过程中，也可以部分地蚀刻第一沟槽62的侧壁上的间隔件64和第一沟槽62中的分隔绝缘层68。其余的开口32可以具有圆形或椭圆形形状。
112.在去除掩模图案之后，可以在开口32的内表面上形成存储器层34。存储器层34可以包括依次堆叠的隧道绝缘层、电荷捕获层和阻挡层。隧道绝缘层和阻挡层可以包括氧化物。电荷捕获层可以包括氮化物。
113.可以在存储器层34上形成沟道层36。沟道层36可以包括半导体层。例如，沟道层36可以包括硅层。
114.芯层37可以形成在沟道层36上以填充开口32。芯层37可以包括氧化物层、氮化物层、氧氮化物层等。
115.芯层37可以被部分地去除以形成凹入部分。覆盖层38可以形成在凹入部分中。覆盖层38可以包括掺杂的半导体层。例如，覆盖层38可以包括掺杂有n型杂质的硅层。芯层37和覆盖层38之间的界面可以高于堆叠结构20中的最上面的第二层24的上表面。
116.可以形成穿过堆叠结构20的多个沟道柱40。每一个沟道柱40可以包括开口32、存储器层34、沟道层36、芯层37和覆盖层38。
117.如以上参照图7c至图7e所示，可以使用用于形成半导体存储器装置的一般工艺来完成半导体存储器装置。
118.图11a是示出根据第三示例实施方式的半导体存储器装置的平面图，图11b是示出根据第三示例实施方式的变型半导体存储器装置的平面图，并且图12是沿着图11a中的线iii-iii’截取的截面图。
119.除了栅极分隔层之外，该示例实施方式的半导体存储器装置可以包括与第一示例实施方式的半导体存储器装置的元件基本相同的元件。因此，为简洁起见，相同的附图标记可以指代相同的元件，并且关于相同的元件的任何进一步的说明可能在此省略。
120.参照图11a和图12，第三示例实施方式的半导体存储器装置可以包括源极线层102、电极结构110、多个沟道柱120、栅极分隔层300和狭缝结构140。
121.源极线层102可以形成在基板100上。电极结构110可以包括交替地堆叠在源极线层102上的绝缘中间层104和栅极导电层106。可以形成穿过电极结构110的沟道柱120。栅极分隔层300可以形成在沟道柱120之间，以分隔栅极导电层106中的最上面的栅极导电层106。可以形成穿过电极结构110的狭缝结构140以划分存储器块blk。在平面图中，沟道柱120中的与栅极分隔层300相邻的第一沟道柱120a可以具有凸月形状。此外，如图11b所示，与狭缝结构140相邻的第三沟道柱120c也可以具有凸月形状。
122.栅极分隔层300可以被配置为分隔存储器块blk中的漏极选择晶体管dst的栅极或
漏极选择线dsl。栅极分隔层300可以具有在第一方向d1上延伸的线型图案。栅极分隔层300可以与第一沟道柱120a部分地交叠以具有波浪(wave)形状。
123.特别地，栅极分隔层300可以包括沟槽302和分隔绝缘层304。沟槽302可以形成在电极结构110中以分隔最上面的栅极导电层106。分隔绝缘层304可以形成在沟槽302中。沟槽302可以具有被配置为与相邻于栅极分隔层300的第一沟道柱120a的侧壁接触的侧壁。因为栅极分隔层300的侧壁可以与相邻于栅极分隔层300的第一沟道柱120a的侧壁接触，所以电极结构110中的最上面的栅极导电层106可以被配置为部分地围绕第一沟道柱120a。因此，被施加到第一沟道柱120a的偏压可以不同于被施加到其余沟道柱120(即，第二沟道柱120b和第三沟道柱120c)的偏压。
124.如上所述，因为栅极分隔层300的侧壁可以与第一沟道柱120a的侧壁接触，所以可以容易地提高存储器块blk的集成度。
125.此外，由于在平面图中，与栅极分隔层300相邻的第一沟道柱120a可以具有凸月形状，所以尽管在沟道柱120之前预先形成栅极分隔层300，但是栅极分隔层300可以不会过多地损失以提高结构稳定性。
126.此外，第一沟道柱120a和第二沟道柱120b的相似的平面形状可以防止存储器块blk中的存储器单元mc的晶体管之间的特性偏差。
127.此外，根据第三示例实施方式，与狭缝结构140相邻的第三沟道柱120c可与相邻于栅极分隔层300的第一沟道柱120a一起具有凸月形状，以进一步提高存储器块blk的集成度。
128.可以通过上述工艺来制造根据本实施方式的半导体装置，并且可以通过公知技术来执行未描述的工艺。
129.图13是根据一个实施方式的存储器系统1000的配置的框图。
130.如图13所示，存储器系统1000可以包括存储器装置1200和控制器1100。
131.存储器装置1200可以用于存储诸如文本、图形和软件代码的各种数据类型。存储器装置1200可以是非易失性存储器。存储器装置1200可以是以上参照图4a至图12描述的半导体装置。另外，存储器装置1200可以包括：电极结构，该电极结构包括交替地堆叠的绝缘中间层和栅极导电层；多个沟道柱，该多个沟道柱被形成为穿过电极结构；以及至少一个栅极分隔层，至少一个栅极分隔层布置在沟道柱之间，以分隔堆叠结构中的栅极导电层当中的最上面的栅极导电层，其中，在平面图中，沟道柱中的与栅极分隔层相邻的沟道柱具有凸月形状。因为存储器装置1200以上述方式形成和制造，所以将省略其详细描述。
132.控制器1100可以联接到主机和存储器装置1200，并且可以响应于来自主机的请求来接入存储器装置1200。例如，控制器1100可以控制存储器装置1200的读取、写入、擦除和后台操作。
133.控制器1100可以包括随机存取存储器(ram)1110、中央处理单元(cpu)1120、主机接口1130、纠错码(ecc)电路1140和存储器接口1150。
134.ram 1110可以用作cpu 1120的操作存储器、在存储器装置1200与主机之间的高速缓存存储器、以及在存储器装置1200与主机之间的缓冲存储器。ram 1110可以由静态随机存取存储器(sram)或只读存储器(rom)代替。
135.主机接口1130可以与主机进行对接。例如，控制器1100可以通过包括通用串行总
线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、pci express(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子(ide)协议和专用协议的各种接口协议之一与主机进行通信。
136.ecc电路1140可以通过使用纠错码(ecc)来检测并纠正被包括在从存储器装置1200读取的数据中的错误。
137.存储器接口1150可以与存储器装置1200对接。例如，存储器接口1150可以包括nand接口或nor接口
138.例如，控制器1100可以进一步包括被配置为临时存储数据的缓冲存储器(未示出)。缓冲存储器可以临时存储通过主机接口1130从外部传送的数据，或者临时存储通过存储器接口1150从存储器装置1200传送的数据。另外，控制器1100可以进一步包括存储代码数据以与主机进行对接的rom。
139.如上所述，由于存储器系统1000易于制造并且包括具有稳定的结构和改善的特性的存储器装置1200，所以存储器系统1000的特性也可以得到改善。
140.图14是根据一个实施方式的存储器系统1000’的配置的框图。在下文中，省略了与先前描述的实施方式的共同内容的描述。
141.如图14所示，存储器系统1000’可以包括存储器装置1200’和控制器1100。另外，控制器1100可以包括ram 1110、cpu 1120、主机接口1130、ecc电路1140和存储器接口1150。
142.存储器装置1200’可以是非易失性存储器装置。存储器装置1200’可以是以上参照图4a至图12描述的半导体装置。另外，存储器装置1200’可以包括：电极结构，该电极结构包括交替地堆叠的绝缘中间层和栅极导电层；多个沟道柱，该多个沟道柱被形成为穿过电极结构；以及至少一个栅极分隔层，该至少一个栅极分隔层布置在沟道柱之间，以分隔堆叠结构中的栅极导电层当中的最上面的栅极导电层，其中，在平面图中，沟道柱中的与栅极分隔层相邻的沟道柱具有凸月形状。因为存储器装置1200’以上述方式形成和制造，所以将省略其详细描述。
143.另外，存储器装置1200’可以是由多个存储器芯片构成的多芯片封装。多个存储器芯片可以被分成多个组。多个组可以通过第一信道ch1至第k信道chk与控制器1100进行通信。另外，被包括在单个组中的存储器芯片可以适合于通过公共信道与控制器1100进行通信。可以修改存储器系统1000’，以使得可以将单个存储器芯片联接到单个信道。
144.如上所述，因为存储器系统1000’易于制造并且包括具有稳定的结构和改进的特性的存储器装置1200’，所以也可以改善存储器系统1000’的特性。另外，通过使用多芯片封装形成存储器装置1200’，可以进一步增加存储器系统1000’的数据存储容量。
145.图15是根据本公开的一个实施方式的计算系统2000的配置的框图。在下文中，省略了与先前描述的实施方式的共同内容的描述。
146.如图15所示，计算系统2000可以包括存储器装置2100、cpu 2200、随机存取存储器(ram)2300、用户接口2400、电源2500和系统总线2600。
147.存储器装置2100可以存储通过用户接口2400输入的数据和由cpu 2200处理的数据。另外，存储器装置2100可以电联接到cpu 2200、ram 2300、用户接口2400和电源2500。例如，存储器装置2100可以通过控制器(未示出)联接到系统总线2600，或者直接联接到系统
总线2600。当存储器装置2100直接联接到系统总线2600时，控制器的功能可以由cpu 2200和ram 2300执行。
148.存储器装置2100可以是非易失性存储器。另外，存储器装置2100可以是以上参照图4a至图12描述的半导体存储器装置。存储器装置2100可以包括：电极结构，该电极结构包括交替地堆叠的绝缘中间层和栅极导电层；多个沟道柱，该多个沟道柱被形成为穿过电极结构；以及至少一个栅极分隔层，该至少一个栅极分隔层布置在沟道柱之间，以分隔堆叠结构中的栅极导电层当中的最上面的栅极导电层，其中，在平面图中，沟道柱中的与栅极分隔层相邻的沟道柱具有凸月形状。因为存储器装置2100以上述方式形成和制造，所以将省略其详细描述。
149.另外，如以上参照图14所述，存储器装置2100可以是由多个存储器芯片组成的多芯片封装。
150.具有上述配置的计算系统2000可以是诸如计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数码相机、三维(3d)电视、数字录音机、数字音频播放器、数字图像记录器、数字图像播放器、数字录像机、数字视频播放器、用于在无线环境中发送/接收信息的装置、用于家庭网络的各种电子装置之一、用于计算机网络的各种电子装置之一、用于远程信息处理网络的各种电子装置之一、rfid装置和/或用于计算系统的各种装置之一等等的电子装置的各种组件之一。
151.如上所述，因为计算系统2000易于制造并且包括具有稳定的结构和改善的特性的存储器装置2100，所以计算系统2000的特性也可以得到改善。
152.图16是根据一个实施方式的计算系统3000的框图。
153.如图16所示，计算系统3000可以包括具有操作系统3100、应用3200、文件系统3300和转换层3400的软件层。另外，计算系统3000可以包括诸如存储器系统3500的硬件层。
154.操作系统3100管理计算系统3000的软件和硬件资源。操作系统3100可以控制中央处理单元的程序执行。应用3200可以包括由计算系统3000执行的各种应用程序。应用3200可以是由操作系统3100执行的实体。
155.文件系统3300可以指被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据规则来组织要存储在存储器装置3500中的文件或数据。可以根据在计算系统3000中使用的操作系统3100来确定文件系统3300。例如，当操作系统3100是基于microsoft windows的系统时，文件系统3300可以是文件分配表(fat)或nt文件系统(ntfs)。另外，当操作系统3100是基于unix/linux的系统时，文件系统3300可以是扩展文件系统(ext)、unix文件系统(ufs)或日志文件系统(jfs)。
156.图16在分开的方框中示出了操作系统3100、应用3200和文件系统3300。然而，应用3200和文件系统3300可以被包括在操作系统3100中。
157.转换层3400可以响应于来自文件系统3300的请求而将地址转换为适合于存储器装置3500。例如，转换层3400可以将由文件系统3300生成的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(ftl)或通用闪存链接层(ull)等。
158.存储器装置3500可以是非易失性存储器。存储器装置3500可以是以上参照图4a至
图12描述的半导体存储器装置。另外，存储器装置3500可以包括：电极结构，该电极结构包括交替地堆叠的绝缘中间层和栅极导电层；多个沟道柱，该多个沟道柱被形成为穿过电极结构；以及至少一个栅极分隔层，该至少一个栅极分隔层布置在沟道柱之间，以分隔堆叠结构中的栅极导电层当中的最上面的栅极导电层，其中，在平面图中，沟道柱中的与栅极分隔层相邻的沟道柱具有凸月形状。因为存储器装置3500以上述方式形成和制造，所以将省略其详细描述。
159.具有上述配置的计算系统3000可以被划分为在上层区域中操作的操作系统层和在下层区域中操作的控制器层。操作系统3100、应用3200和文件系统3300可以被包括在操作系统层中并且由操作存储器驱动。另外，转换层3400可以被包括在操作系统层或控制器层中。
160.如上所述，由于计算系统3000易于制造，并且包括具有稳定的结构和改善的特性的存储器装置3500，所以计算系统3000的特性也可以得到改善。
161.本教导的上述实施方式旨在说明而不是限制本发明。各种替代形式和等效形式是可能的。本教导不限于本文描述的实施方式。本教导也不限于任何特定类型的半导体装置。鉴于本公开，其他增加、减少或修改是可能的，并且旨在落入所附权利要求的范围内。
162.相关申请的交叉引用
163.本技术要求于2020年4月20日在韩国知识产权局提交的韩国申请第10-2020-0047218号的优先权，其全部内容通过引用合并于此。