大板级扇出基板预埋芯片的低厚度封装结构的制备方法与流程

1.本发明涉及封装技术领域，具体涉及大板级扇出基板预埋芯片的低厚度封装结构的制备方法。


背景技术：

2.微机电技术(micro
‑
electro
‑
mechanical systems,简称mems)，是将微电子技术与机械工程融合到一起的一种工艺技术，它的操作范围在微米范围内。专用集成电路(application specific integrated circuit,简称asic)，在集成电路界被认为是一种专门目的而设计的集成电路。
3.传感器芯片与asic芯片的封装结构开辟了一个全新的技术领域与产业，基于封装结构制作的微传感器等在人们所能接触到的所有领域中都有着十分广阔的应用前景。
4.现有技术中，一般的传感器模块中的传感器芯片与asic芯片的封装结构是直接将二者相对通过胶层贴合固定或焊接固定在pcb板上，如此，传感器模块在使用过程中，容易出现芯片密封泄露的情况，并且这种封装方式将导致pcb的整体封装结构厚度变厚，对于一些封装结构厚度要求高的应用场景，现有技术明显无法满足需求。


技术实现要素：

5.本发明的目的在于提供一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，降低封装结构的厚度，防止芯片发生泄露，提高整个封装结构的紧凑性。
6.为达此目的，本发明采用以下技术方案：
7.提供一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，包括以下步骤：
8.s10、提供载板、asic芯片以及电容，采用塑封层将所述asic芯片和所述电容间隔封装于所述载板的一面，并使所述asic芯片的i/o接口朝向邻近所述载板的一侧；
9.s20、拆除所述载板，并提供电阻，在所述塑封层的第一面制作第一介电层，并将所述电阻粘贴在所述第一介电层上；
10.s30、对所述塑封层和所述第一介电层进行开孔处理，并在所述第一介电层上制作分别与所述asic芯片的i/o接口、所述电容的一侧以及所述电阻的两端电性连接的第一重布线层，在所述塑封层的第二面制作分别与所述第一重布线层和所述电容的另一侧电性连接第二重布线层；
11.s40、在所述第一重布线层上制作第二介电层，所述第二介电层包覆所述第一重布线层以及外露于所述第一重布线层的第一介电层；
12.s50、对所述第二介电层进行开孔处理，并在所述第二介电层上制作与所述第一重布线层连接的第三重布线层；
13.s60、提供传感器芯片，将所述传感器芯片的i/o接口与所述第二重布线层电性连接。
14.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s30具体包括：
15.s30a、对所述塑封层和所述第一介电层进行开孔处理，形成贯穿所述塑封层和所述第一介电层的第一孔位、使所述电容的一侧外露的第二孔位以及使所述asic芯片的i/o接口和所述电容的另一侧外露的第三孔位；
16.s30b、通过真空溅射在所述第一介电层上形成第一种子层，在所述塑封层的第二面形成第二种子层；
17.s30c、提供第一感光干膜和第二感光干膜，将所述第一感光干膜贴附于所述第一种子层上，所述第二感光干膜贴附于所述第二种子层上；
18.s30d、通过曝光、显影处理，在所述第一感光干膜上形成第一通孔和使所述第一种子层外露于所述第一通孔的第一图形化孔，在所述第二感光干膜上形成第二通孔和使所述第二种子层外露于所述第二通孔的第二图形化孔；
19.s30e、进行电镀处理，在所述第一孔位内形成第一导电柱、在所述第二孔位内形成与所述电容电性连接的第二导电柱、在所述第三孔位内形成第三导电柱、在所述第一图形化孔内形成分别与所述asic芯片的i/o接口、所述电容的一侧、所述电阻的两端以及所述第一导电柱的一端电性连接的第一重布线层以及在所述第二图形化孔内形成分别与所述第一导电柱的另一端和所述电容的另一侧电性连接的第二重布线层。
20.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s30和步骤s40之间还包括以下步骤：
21.s30f、去除残留的所述第一感光干膜和所述第二感光干膜；
22.s30g、提供蚀刻液，采用所述蚀刻液对所述第一感光干膜被去除后外露的第一种子层和所述第二感光干膜被去除后外露的第二种子层进行蚀刻处理，以去除所述第一种子层和所述第二种子层。
23.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s50具体包括：
24.s50a、对所述第二介电层进行开孔处理，形成使所述第一重布线层外露的第四孔位；
25.s50b、通过真空溅射在所述第二介电层上形成第三种子层；
26.s50c、提供第三感光干膜，将所述第三感光干膜贴附于所述第三种子层上；
27.s50d、通过曝光、显影处理，在所述第三感光干膜上形成第三通孔和使所述第三种子层外露于所述第三通孔的第三图形化孔；
28.s50e、进行电镀处理，在所述第四孔位内形成第四导电柱以及在所述第三图形化孔内形成与所述第四导电柱电性连接的第三重布线层。
29.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s50和步骤s60之间还包括以下步骤：
30.s50f、去除残留的所述第三感光干膜；
31.s50g、提供蚀刻液，采用所述蚀刻液对所述第三感光干膜被去除后外露的第三种子层进行蚀刻处理，以去除该第三种子层。
32.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步
骤s10具体包括：
33.s10a、提供载板和键合胶，将所述键合胶贴于所述载板的一面；
34.s10b、提供asic芯片和电容，将所述asic芯片和所述电容间隔贴于所述键合胶上，并使所述asic芯片的i/o接口朝向邻近所述键合胶的一侧；
35.s10c、对所述asic芯片和所述电容进行塑封，形成包覆所述asic芯片和所述电容的塑封层。
36.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s50中，还包括对所述塑封层、所述第一介电层以及所述第二介电层的开孔处理，在所述传感器芯片的下方形成传递声音的声孔。
37.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s60中，所述传感器芯片采用锡焊料、银焊料或者金锡合金焊料在i/o接口处形成金属凸块，所述金属凸块与所述第三重布线层电性连接。
38.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤s60中，还提供有金属框架，所述金属框架粘贴于所述第二介电层上，所述传感器芯片和所述第三重布线层均位于所述金属框架内。
39.作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，所述蚀刻液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
40.本发明的有益效果：本发明将asic芯片通过扇出技术封装成基板，基板可代替有机pcb板，实现承载传感器芯片、电连接以及传递声音的功能；相对于现有技术将asic芯片和ipd芯片通过胶层贴合固定在pcb板的方式，本发明直接将asic芯片封装在基板内，封装结构厚度更小，并且不会发生芯片泄露的情况，同时，本发明将电容、电阻埋入基板内构成滤波电路，相对于ipd芯片，埋容埋阻的封装结构厚度可以进一步减小，并且埋容埋阻的安装位置更为灵活，可以有效提高整个封装结构的紧凑性。
附图说明
41.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
42.图1是本发明实施例一所述的大板级扇出基板预埋芯片的低厚度封装结构的制备方法的工艺流程图。
43.图2是本发明实施例一所述的步骤s10的具体工艺流程图。
44.图3是本发明实施例一所述的步骤s30的具体工艺流程图。
45.图4是本发明实施例一所述的步骤s50的具体工艺流程图。
46.图5是本发明实施例一所述的asic芯片和电容贴于载板后的中间产品的剖视示意图。
47.图6是本发明实施例一所述的制作塑封层后的中间产品的剖视示意图。
48.图7是本发明实施例一所述的去除载板后的中间产品的剖视示意图。
49.图8是本发明实施例一所述的制作第一介电层和电阻后的中间产品的剖视示意
图。
50.图9是本发明实施例一所述的第一介电层和塑封层打孔后的中间产品的剖视示意图。
51.图10是本发明实施例一所述的制作第一种子层、第一感光干膜、第二种子层和第二感光干膜后的中间产品的剖视示意图。
52.图11是本发明实施例一所述的制作第一重布线层和第二重布线层后的中间产品的剖视示意图。
53.图12是本发明实施例一所述的制作第二介电层后的中间产品的剖视示意图。
54.图13是本发明实施例一所述的塑封层、第一介电层和第二介电层打孔后的中间产品的剖视示意图。
55.图14是本发明实施例一所述的制作第三种子层和第三感光干膜后的中间产品的剖视示意图。
56.图15是本发明实施例一所述的制作第三重布线层后的中间产品的剖视示意图。
57.图16是本发明实施例一所述的传感器芯片与第三重布线层连接后的中间产品的剖视示意图。
58.图17是本发明实施例一所述的大板级扇出基板预埋芯片的低厚度封装结构的剖视示意图。
59.图18是本发明实施例二所述的大板级扇出基板预埋芯片的低厚度封装结构的剖视示意图。
60.图1至图18中：
61.1、载板；2、asic芯片；3、电容；
62.4、塑封层；41、第一面；42、第二面；
63.5、电阻；
64.61、第一介电层；62、第二介电层；
65.71、第一重布线层；72、第一种子层；73、第一感光干膜；
66.81、第二重布线层；82、第二种子层；83、第二感光干膜；
67.91、第三重布线层；92、第三种子层；93、第三感光干膜；
68.10、传感器芯片；11、键合胶；12、金属框架；
69.101、第一孔位；102、第二孔位；103、第三孔位；104、第四孔位；105、声孔；
70.201、第一导电柱；202、第二导电柱；203、第三导电柱；204、第四导电柱。
具体实施方式
71.下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
72.其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
73.本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关
系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
74.在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
75.实施例一：
76.如图1所示，本发明提供一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，包括以下步骤：
77.s10、提供载板1、asic芯片2以及电容3，采用塑封层4将asic芯片2和电容3间隔封装于载板1的一面，并使asic芯片2的i/o接口朝向邻近载板1的一侧，参考图5
‑
6；
78.s20、拆除载板1，并提供电阻5，在塑封层4的第一面41制作第一介电层61，并将电阻5粘贴在第一介电层61上，参考图7
‑
8；
79.s30、对塑封层4和第一介电层61进行开孔处理，并在第一介电层61上制作分别与asic芯片2的i/o接口、电容3的一侧以及电阻5的两端电性连接的第一重布线层71，在塑封层4的第二面42制作分别与第一重布线层71和电容3的另一侧电性连接第二重布线层81，参考图9
‑
11；
80.s40、在第一重布线层71上制作第二介电层62，第二介电层62包覆第一重布线层71以及外露于第一重布线层71的第一介电层61，参考图12；
81.s50、对第二介电层62进行开孔处理，并在第二介电层62上制作与第一重布线层71连接的第三重布线层91，参考图13
‑
15；
82.s60、提供传感器芯片10，将传感器芯片10的i/o接口与第二重布线层81电性连接，参考图16。
83.本发明将asic芯片2通过扇出技术封装成基板，基板可代替有机pcb板，实现承载传感器芯片10、电连接以及传递声音的功能；相对于现有技术将asic芯片2和ipd芯片通过胶层贴合固定在pcb板的方式，本发明直接将asic芯片2封装在基板内，封装结构厚度更小，并且不会发生芯片泄露的情况，同时，本发明将电容3、电阻5埋入基板内构成滤波电路，相对于ipd芯片，埋容埋阻的封装结构厚度可以进一步减小，并且埋容埋阻的安装位置更为灵活，可以有效提高整个封装结构的紧凑性。
84.如图2所示，步骤s10具体包括：
85.s10a、提供载板1和键合胶11，将键合胶11贴于载板1的一面；
86.s10b、提供asic芯片2和电容3，将asic芯片2和电容3间隔贴于键合胶11上，并使asic芯片2的i/o接口朝向邻近键合胶11的一侧，参考图5；
87.s10c、对asic芯片2和电容3进行塑封，形成包覆asic芯片2和电容3的塑封层4，参考图6。
88.如图3所示，步骤s30具体包括：
89.s30a、对塑封层4和第一介电层61进行开孔处理，形成贯穿塑封层4和第一介电层61的第一孔位101、使电容3的一侧外露的第二孔位102以及使asic芯片2的i/o接口和电容3的另一侧外露的第三孔位103，参考图9；
90.s30b、通过真空溅射在第一介电层61上形成第一种子层72，在塑封层4的第二面42形成第二种子层82；
91.s30c、提供第一感光干膜73和第二感光干膜83，将第一感光干膜73贴附于第一种子层72上，第二感光干膜83贴附于第二种子层82上，参考图10；
92.s30d、通过曝光、显影处理，在第一感光干膜73上形成第一通孔和使第一种子层72外露于第一通孔的第一图形化孔，在第二感光干膜83上形成第二通孔和使第二种子层82外露于第二通孔的第二图形化孔；
93.s30e、进行电镀处理，在第一孔位101内形成第一导电柱201、在第二孔位102内形成与电容3电性连接的第二导电柱202、在第三孔位103内形成第三导电柱203、在第一图形化孔内形成分别与asic芯片2的i/o接口、电容3的一侧、电阻5的两端以及第一导电柱201的一端电性连接的第一重布线层71以及在第二图形化孔内形成分别与第一导电柱201的另一端和电容3的另一侧电性连接的第二重布线层81；
94.s30f、去除残留的第一感光干膜73和第二感光干膜83；
95.s30g、提供蚀刻液，采用蚀刻液对第一感光干膜73被去除后外露的第一种子层72和第二感光干膜83被去除后外露的第二种子层82进行蚀刻处理，以去除第一种子层72和第二种子层82，参考图11。
96.如图4所示，步骤s50具体包括：
97.s50a、对第二介电层62进行开孔处理，形成使第一重布线层71外露的第四孔位104，参考图13；
98.s50b、通过真空溅射在第二介电层62上形成第三种子层92；
99.s50c、提供第三感光干膜93，将第三感光干膜93贴附于第三种子层92上，参考图14；
100.s50d、通过曝光、显影处理，在第三感光干膜93上形成第三通孔和使第三种子层92外露于第三通孔的第三图形化孔；
101.s50e、进行电镀处理，在第四孔位104内形成第四导电柱204以及在第三图形化孔内形成与第四导电柱204电性连接的第三重布线层91；
102.s50f、去除残留的第三感光干膜93；
103.s50g、提供蚀刻液，采用蚀刻液对第三感光干膜93被去除后外露的第三种子层92进行蚀刻处理，以去除该第三种子层92，参考图15。
104.上述第一种子层72、第二种子层82和第三种子层92均包括钛金属层和位于钛金属层上的铜金属层，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在第一介电层61、第二介电层62和塑封层4的表面。
105.当然，本实施例的第一种子层72、第二种子层82和第三种子层92不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。第一种子层72、第二种子层82和第三种子层92的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现重布线层稳定附着于相应的介电层或塑封层4上即
可，具体不再赘述。
106.本实施例的第一重布线层71和第三重布线层91的作用在于，asic芯片2的i/o接口可通过第三导电柱203和第一重布线层71分别与第一导电柱201和电阻5的一端连接，电阻5的另一端可通过第一重布线层71和第三导电柱203与电容3的一侧连接，电容3的另一侧与第二导电柱202连接，传感器芯片10可通过第三重布线层91、第四导电柱204、第一重布线层71以及第三导电柱203与asic芯片2连接。
107.具体地，步骤s50中，还包括对塑封层4、第一介电层61以及第二介电层62的开孔处理，在传感器芯片10的下方形成传递声音的声孔105。
108.具体地，步骤s60中，还提供有金属框架12，金属框架12粘贴于第二介电层62上，传感器芯片10和第三重布线层91均位于金属框架12内，参考图17。
109.优选地，本实施例中的电容3为厚膜电容，电阻5为薄膜电阻。
110.可选地，本实施例中的第一介电层61和第二介电层62均为abf(ajinomoto build
‑
up film)、pi、emc、光阻或pp(polypropylene，聚丙烯)材质，贴附于塑封层4的第一面41，可以起到绝缘的作用。
111.具体地，第一孔位101、第二孔位102、第三孔位103和第四孔位104均由上下两个小孔端相邻的锥形孔连通而成。
112.可选地，本实施例中的第一导电柱201、第二导电柱202、第三导电柱203以及第四导电柱204的材料为cu、ag或au。
113.可选地，根据需要，本实施例的第一重布线层71、第二重布线层81以及第三重布线层91可以为一层、两层或两层以上的多层结构。
114.可选地，蚀刻液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
115.优选地，蚀刻液为有机酸、无机酸和过氧化氢的组合物。
116.具体地，如图17所示，本实施例中的传感器芯片10的i/o接口朝上设置，并采用锡焊料、银焊料或者金锡合金焊料在传感器芯片10的i/o接口处形成金属凸块，金属凸块通过焊接的方式与第三重布线层91电性连接，该连接方式的稳定性和可靠性高。
117.可选地，本实施例中的传感器芯片10可采用mems芯片或射频芯片等。
118.实施例二：
119.本实施例中的大板级扇出基板预埋芯片的低厚度封装结构的制备方法与上述实施例一基本相同，区别在于传感器芯片10与第三重布线层91的连接方式。
120.如图18所示，本实施例中的传感器芯片10直接粘贴于第二介电层62上，且传感器芯片10的i/o接口朝上设置并通过导线与第三重布线层91电性连接，相较于实施例一，本实施例的连接方式在工艺上更为方便快捷，降低了加工难度。
121.需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本技术说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。