转换器电路、对应设备以及偏移补偿方法与流程

技术特征：
1.一种转换器电路，包括：从输入端口到输出端口的模数信号转换路径，所述输入端口被配置为接收具有偏移的模拟输入信号，并且所述输出端口被配置为递送通过m个层级量化的数字输出信号，所述数字输出信号由所述模拟输入信号到数字的转换而产生；从所述输出端口到所述输入端口的数模反馈路径，所述反馈路径包括数模转换器，所述数模转换器被配置为在具有交替的第一状态和第二状态的双态信号的控制下，将根据m位数字字产生的模拟反馈信号施加至所述模数信号转换路径的所述输入端口，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；以及m位数字字生成电路装置，对所述双态信号敏感，并且被配置为交替地产生所述m位数字字：在所述第一状态期间，所述m位数字字作为第一m位数字字，所述第一m位数字字是通过所述m个层级量化的所述数字输出信号的函数；以及在所述第二状态期间，所述m位数字字作为第二m位数字字，所述第二m位数字字是在所述模拟输入信号中的所述偏移的校正值的函数。2.根据权利要求1所述的转换器电路，其中所述数字字生成电路装置包括：双态信号生成电路装置，被配置为产生具有交替的所述第一状态和所述第二状态的所述双态信号，其中所述双态信号生成电路装置包括：计数器电路，被配置为由时钟信号进行时钟控制；以及计数器阈值电路，被配置为分别在所述计数器电路的第一计数值和第二计数值处将所述双态信号设置为所述第一状态和所述第二状态。3.根据权利要求2所述的转换器电路，其中所述计数器电路包括n位计数器，并且所述计数器阈值电路包括n位阈值，所述计数器电路分别提供所述第一计数值和所述第二计数值。4.根据权利要求1所述的转换器电路，其中在所述数模反馈路径中的所述数模转换器包括多个m个偏置单元，其中在所述多个m个偏置单元中的每个偏置单元根据在所述m位数字字中的所述位中的相应一位的逻辑值可单独切换至导通状态，在所述导通状态期间，所述偏置单元将所述数模转换器的至少一条输出线电耦合到至少一个信号源。5.根据权利要求4所述的转换器电路，其中：去往所述模数信号转换路径的所述输入端口包括具有第一输入节点和第二输入节点的差分输入端，所述第一输入节点和所述第二输入节点被配置为接收施加于其间的所述模拟输入信号；在所述数模反馈路径中的所述数模转换器包括第一输出线和第二输出线，所述第一输出线和所述第二输出线被配置为将所述模拟反馈信号施加于所述模数信号转换路径的所述输入端口的所述第一输入节点与所述第二输入节点之间；以及在所述导通状态下，每个偏置单元将所述数模转换器的所述第一输出线和所述第二输出线分别电耦合到第一信号源和第二信号源。6.根据权利要求4所述的转换器电路，其中所述m位数字字生成电路装置包括：动态匹配电路，被配置为接收所述m位数字字以及循环地改变在所述m位数字字中的所述位中的所述相应一位，据此，在所述多个m个偏置单元中的每个偏置单元能够单独切换至所述导通状
态。7.根据权利要求4所述的转换器电路，其中：所述m个偏置单元被配置为提供对所述数模转换器的相应的、基本上相同的偏置贡献；所述m个偏置单元中的至少一个偏置单元包括h个偏置子单元的集合，其中在所述h个偏置子单元的集合中的每个子单元被配置为提供对所述数模转换器的偏置电流贡献，所述偏置电流贡献是所述基本上相同的偏置贡献的1/h；以及在所述m个偏置单元中的所述至少一个偏置单元中的所述h个偏置子单元被配置为切换至所述导通状态：在所述第一状态期间，根据在所述m位数字字中的所述位中的所述相应一位的所述逻辑值，以彼此相同的方式切换至导通状态，以提供所述m个偏置单元中的所述至少一个偏置单元对所述数模转换器的相应偏置贡献；以及在所述第二状态期间，以彼此不同的方式切换至导通状态，以提供所述m个偏置单元中的所述至少一个偏置单元对所述数模转换器的减小的偏置贡献，所述减小的偏置贡献是处于所述导通状态下的所述h个偏置子单元的集合中的所述子单元的数目的函数。8.根据权利要求4所述的转换器电路，其中在所述数模反馈路径中的所述数模转换器包括在所述第二状态期间能够根据第三数字字激活的l个补充偏置单元的集合，所述第三数字字包括由在所述模拟输入信号中的所述偏移的校正值的l个位的集合补充的所述第二m位数字字。9.根据权利要求4所述的转换器电路，其中每个偏置单元包括电子开关。10.根据权利要求9所述的转换器电路，其中每个电子开关包括金属氧化物半导体场效应晶体管。11.一种设备，包括：信号源，所述信号源被配置为产生具有偏移的模拟信号；以及转换器电路，包括：从输入端口到输出端口的模数信号转换路径，所述输入端口被耦合到所述信号源以接收具有所述偏移的所述模拟信号，并且所述输出端口被配置为递送通过m个层级量化的数字输出信号，所述数字输出信号由来自所述信号源的所述模拟信号到数字的转换而产生；从所述输出端口到所述输入端口的数模反馈路径，所述反馈路径包括数模转换器，所述数模转换器被配置为在具有交替的第一状态和第二状态的双态信号的控制下，将根据m位数字字产生的模拟反馈信号施加至所述模数信号转换路径的所述输入端口，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；以及m位数字字生成电路装置，对所述双态信号敏感，并且被配置为交替地产生所述m位数字字：在所述第一状态期间，所述m位数字字作为第一m位数字字，所述第一m位数字字是通过所述m个层级量化的所述数字输出信号的函数；以及在所述第二状态期间，所述m位数字字作为第二m位数字字，所述第二m位数字字是在所述模拟信号中的所述偏移的校正值的函数。12.根据权利要求11所述的设备，还包括：数字抽取滤波器，被耦合到所述输出端口，并且被配置为对来自所述输出端口的所述
数字输出信号进行滤波。13.根据权利要求11所述的设备，其中所述设备被集成于半导体衬底上。14.一种方法，包括：在模数信号转换路径的输入端口处接收具有偏移的模拟输入信号；在输出端口处递送通过m个层级量化的数字输出信号，所述数字输出信号由所述模拟输入信号到数字的转换而产生；经由包括数模转换器的数模反馈路径，将根据m位数字字产生的模拟反馈信号从所述输出端口反馈回所述输入端口；以及交替地产生所述m位数字字：在第一时间间隔期间，所述m位数字字作为第一m位数字字，所述第一m位数字字是通过所述m个层级量化的所述数字输出信号的函数；以及在与所述第一时间间隔交错的第二时间间隔期间，所述m位数字字作为第二m位数字字，所述第二m位数字字是在所述模拟输入信号中的所述偏移的校正值的函数。15.根据权利要求14所述的方法，还包括：生成具有交替的第一状态和第二状态的双态信号，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；根据所述双态信号的所述第一值来选择所述第一时间间隔；以及根据所述双态信号的所述第二值来选择所述第二时间间隔。16.根据权利要求15所述的方法，还包括：根据在所述m位数字字中的所述位中的相应一位的逻辑值，将在所述数模转换器中的多个m个偏置单元单独切换至导通状态，在所述导通状态期间，所述偏置单元将所述数模转换器的至少一条输出线电耦合到至少一个信号源。17.根据权利要求16所述的方法，还包括：由所述输入端口的第一输入节点和第二输入节点，差分地接收所述模拟输入信号；由所述数模转换器的第一输出线和第二输出线，将所述模拟反馈信号施加于所述输入端口的所述第一输入节点与所述第二输入节点之间；以及由在所述导通状态下的每个偏置单元，将所述第一输出线和所述第二输出线分别电耦合到第一信号源和第二信号源。18.根据权利要求16所述的方法，还包括：循环地改变在所述m位数字字中的所述位中的所述相应一位，据此，在所述多个m个偏置单元中的每个偏置单元能够单独切换至所述导通状态。19.根据权利要求16所述的方法，其中所述m个偏置单元中的至少一个偏置单元包括h个偏置子单元的集合，并且所述方法还包括：由所述m个偏置单元，提供对所述数模转换器的相应的、基本上相同的偏置贡献；由在所述h个偏置子单元的集合中的每个子单元，提供对所述数模转换器的偏置电流贡献，所述偏置电流贡献是所述基本上相同的偏置贡献的1/h；以及将在所述m个偏置单元中的所述至少一个偏置单元中的所述h个偏置子单元切换至所述导通状态：在所述第一状态期间，根据在所述m位数字字中的所述位中的所述相应一位的所述逻
辑值，以彼此相同的方式切换至导通状态，以提供所述m个偏置单元中的所述至少一个偏置单元对所述数模转换器的相应偏置贡献；以及在所述第二状态期间，以彼此不同的方式切换至导通状态，以提供所述m个偏置单元中的所述至少一个偏置单元对所述数模转换器的减小的偏置贡献，所述减小的偏置贡献是处于所述导通状态下的所述h个偏置子单元的集合中的所述子单元的数目的函数。20.根据权利要求16所述的方法，还包括：在所述第二状态期间，根据第三数字字激活所述数模转换器中的l个补充偏置单元的集合，所述第三数字字包括由在所述模拟输入信号中的所述偏移的校正值的l个位的集合补充的所述第二m位数字字。

技术总结
本公开的实施例涉及转换器电路、对应设备以及偏移补偿方法。一种实施例转换器电路包括模数信号转换路径。输入端口接收具有偏移的模拟输入信号，并且输出端口递送通过M个层级量化的数字输出信号。数字输出信号由数模反馈路径感测，数模反馈路径包括数模转换器，数模转换器在具有交替的第一状态和第二状态的双态信号的控制下将根据M位数字字产生的模拟反馈信号施加至输入端口。耦合到数模转换器并且对双态信号敏感的M位数字字生成电路装置交替地在第一状态期间产生作为通过M个层级量化的数字输出信号的函数的第一M位数字字，并且在第二状态期间产生作为模拟输入信号中的偏移的校正值的函数的第二M位数字字。校正值的函数的第二M位数字字。校正值的函数的第二M位数字字。


技术研发人员：C
受保护的技术使用者：意法半导体股份有限公司
技术研发日：2021.04.01
技术公布日：2021/10/11