压电MEMS硅谐振器及其形成方法、电子设备与流程

压电mems硅谐振器及其形成方法、电子设备
技术领域
1.本发明涉及谐振器技术领域，具体涉及一种压电mems硅谐振器及其形成方法，以及一种电子设备。


背景技术：

2.压电mems硅谐振器是一类以硅为谐振主体利用压电薄膜的压电效应进行机械驱动及电信号检测的mems谐振器，这类器件在加工过程通常需要将器件部分悬空，当前这类谐振器大多采用以下两种方法制作。
3.(1)参考图1和图2，1001为soi硅片的底硅层，1002为soi硅片的埋氧层，1003为soi硅片的顶硅层，1004为下电极，1005为压电层，1006为上电极。如图1在soi硅片的顶硅层中制作好悬臂梁后，从背面刻蚀将底硅除去，最后用hf洗掉埋氧层使悬臂梁得到释放，得到图2所示结构。这种工艺通常叫做背刻工艺。由于谐振器在使用时通常需要密封封装，因此背刻工艺制作的器件需要在顶底两面均进行封装，从而使器件加工成本以及最终厚度增加，另一方面，采用背刻工艺会使衬底强度降低，不利于器件高密度排列，从而导致整片晶圆上器件数量减少，单个器件成本增加。
4.(2)通过带空腔的soi硅片制作，其制作流程一般为：在带空腔的soi上依次沉积并图形化下电极、压电层、上电极，随后将梁的自由端及两侧的顶硅和埋氧层刻蚀掉使梁释放，最后用键合硅帽的方式进行封装。在这个工艺过程中存在很多缺点，首先，由于空腔soi的空腔内气压较低，通常在大气压力下空腔上的顶硅层会发生凹陷，在空腔上制作的器件也会相应的弯曲；当梁被释放后空腔与大气连通，顶硅和埋氧层趋向于恢复平直状态而电极层和压电层的初始状态是弯曲状态，因此在这个过程中顶硅和压电层之间产生较大应力。该应力将导致器件品质因数q降低。其次，带空腔的soi需要根据不同谐振器定制，因此，制作周期较长，且非常昂贵，因此采用空腔soi制造的器件成本也随之升高。
5.采用以上两种工艺制作的器件还有共同的缺点，虽然悬臂梁被释放但其固定端由soi原有的硅
‑
氧化硅界面固定在底硅上，这一固定属于刚性连接，因而soi中寄生应力、封装应力、环境热应力等都将严重影响器件的性能，导致谐振频率漂移，稳定性不高。同时，谐振器等器件很容易受到外界冲击、振动、热噪音等影响，通过这两种工艺制作的器件不能有效地屏蔽这些噪音。因此，采用传统工艺制作的器件很难进一步提高品质因数及稳定性，成为实现产品商业化的关键障碍。


技术实现要素：

6.有鉴于此，本发明提出一种谐振频率漂移较少，稳定性较高的压电mems硅谐振器及其制造方法，以及包括该压电mems硅谐振器的电子设备。
7.本发明第一方面提出一种压电mems硅谐振器，包括：硅基底；位于所述硅基底之上的下空腔，所述下空腔的顶平面高于或者低于所述基底的顶平面；位于所述下空腔之上的保留硅层；位于所述保留硅层之上的依次堆叠的压电层和上电极。
8.可选地，所述保留硅层为单晶硅。
9.可选地，所述硅基底与所述保留硅层二者中之一为普通n型掺杂，二者中另一为第一掺杂浓度p型掺杂；或者，所述硅基底与所述保留硅层二者中之一为普通p型掺杂，二者中另一为第一掺杂浓度n型掺杂。
10.可选地，所述第一掺杂浓度为10
19
至9
×
10
20
cm
‑3。
11.可选地，还包括：位于所述保留硅层与所述压电层之间的下电极。
12.可选地，所述压电mems硅谐振器为如下之一种：悬臂梁式、延伸振动模式、厚度纵向振动模式、兰姆波振动模式、面内弯曲振动模式、声表面波振动模式。
13.本发明第二方面提出一种压电mems硅谐振器的形成方法，包括：提供硅基底；在所述硅基底之上形成牺牲硅层；在所述牺牲硅层之上形成保留硅层；在所述保留硅层之上依次形成压电层和上电极；开刻蚀窗，然后选择性地去除所述牺牲硅层以形成下空腔，其中，所述牺牲硅层为第二掺杂浓度p型掺杂的情况下，所述硅基底与所述保留硅层二者中之一为普通n型掺杂，二者中另一为第一掺杂浓度p型掺杂，或者，所述牺牲硅层为第二掺杂浓度n型掺杂的情况下，所述硅基底与所述保留硅层二者中之一为普通p型掺杂，二者中另一为第一掺杂浓度n型掺杂。
14.可选地，所述第一掺杂浓度大于所述第二掺杂浓度。
15.可选地，所述第一掺杂浓度为10
19
至9
×
10
20
cm
‑3，所述第二掺杂浓度为10
13
至9
×
10
18
cm
‑3。
16.可选地，所述在所述硅基底之上形成牺牲硅层的步骤包括：在所述硅基底之上使用外延方式形成所述牺牲硅层。
17.可选地，所述在所述牺牲硅层之上形成保留硅层的步骤包括：在所述牺牲硅层之上使用外延方式形成所述保留硅层。
18.可选地，还包括：在所述保留硅层与所述压电层之间形成下电极。
19.可选地，所述牺牲硅层的底平面低于所述硅基底的顶平面，并且所述牺牲硅层的顶平面高于所述硅基底的顶平面；或者，所述牺牲硅层的底平面低于所述硅基底的顶平面，并且所述牺牲硅层的顶平面等于所述硅基底的顶平面；或者，所述牺牲硅层的底平面等于所述硅基底的顶平面，并且所述牺牲硅层的顶平面高于所述硅基底的顶平面；或者，所述牺牲硅层的底平面低于所述硅基底的顶平面，并且所述牺牲硅层的顶平面低于所述硅基底的顶平面。
20.可选地，所述压电mems硅谐振器为悬臂梁式、延伸振动模式、厚度纵向振动模式、兰姆波振动模式、面内弯曲振动模式或者声表面波振动模式。
21.本发明第三方面提出一种压电mems硅谐振器，其通过本发明公开的形成方法制得。
22.本发明第四方面提出一种电子设备，其特征在于，包括本发明公开的压电mems硅谐振器。
23.根据本发明的技术方案，避免了空腔soi及普通soi的使用，因此降低了成本，同时避免了采用带空腔soi制作过程中存在的弯曲现象，因此避免了由于空腔soi释放后带来的应力问题。其次，在本发明实例中不使用soi，采用金
‑
金键合，由于金为软质材料，因此消除了由于氧化硅
‑
硅硬质结合带来的应力问题。另外，可在梁的固定端制作三维结构(如纵向
上抬起或降低的梁结构)，可以大幅度消除外界应力、振动和热噪音的干扰，因而器件具有较高的稳定性和信噪比，三维结构还可以防止梁振动的能量向外耗散，有助于提高品质因数。再次，硅外延工艺的生长硅薄膜厚度可控且范围大(如20微米以上)，因而在振幅较大的器件(如悬臂梁式谐振器)制作中具有一定优势。最后，本发明工艺全部采用平面工艺，和采用体工艺制作的空腔soi相比，具有更好的微机械工艺兼容性。由于应力的大幅度减少及机械损耗减少使得器件的品质因数明显提高。
附图说明
24.为了说明而非限制的目的，现在将根据本发明的优选实施例、特别是参考附图来描述本发明，其中：
25.图1为现有技术的soi上制作悬梁臂在背刻操作前的器件剖面示意图；
26.图2为现有技术的soi上制作悬梁臂在背刻操作后的器件剖面示意图；
27.图3为本发明实施方式的压电mems硅谐振器的剖面示意图；
28.图4a至图4i为本发明第一实施例的压电mems硅谐振器的制作过程示意图；
29.图5a至图5c分别为本发明第二实施例的压电mems硅谐振器的剖面示意图、形成重掺牺牲层步骤示意图和表面磨平步骤示意图；
30.图6a和图6b分别为本发明第三实施例的压电mems硅谐振器的剖面示意图和形成重掺牺牲层步骤示意图；
31.图7a和图7b分别为本发明第四实施例的压电mems硅谐振器的剖面示意图和形成重掺牺牲层步骤示意图；
32.图8为本发明第五实施例的压电mems硅谐振器的剖面示意图。
具体实施方式
33.鉴于现有技术存在的问题，本发明实施方式的压电mems硅谐振器及其制造方法，核心为采用单晶硅外延并选择性刻蚀的方法制作谐振器的悬臂梁，并在单晶硅之上沉积压电薄膜形成谐振器。本发明实施方式的方法简便易行，制作的器件具有低成本、高品质因数、稳定性高等优势。
34.如图3所示，本发明实施方式的压电mems硅谐振器主要包括：硅基底100；位于硅基底100之上的下空腔210，该下空腔210通过牺牲硅层200牺牲得到；位于下空腔210之上的保留硅层300；位于保留硅层300之上的依次堆叠的下电极400、压电层500和上电极600。其中，保留硅层300可以为单晶硅。硅基底100与保留硅层300二者中之一为普通n型掺杂，二者中另一为第一掺杂浓度p型掺杂；或者，硅基底100与保留硅层300二者中之一为普通p型掺杂，二者中另一为第一掺杂浓度n型掺杂。其中，普通n型掺杂和普通p型掺杂的掺杂浓度低于10
19
cm
‑3。第一掺杂浓度可以为10
19
至9
×
10
20
cm
‑3。需要说明的是，下电极400是可选结构。当保留硅层300材料为简并硅时具有良好导电性，可以直接充当电极，从而可以省略下电极400。
35.该实施例中，上电极600、压电层500、下电极400以及保留硅层300共同组成悬臂梁。但是除了悬臂梁式，本发明其他实施方式的压电mems硅谐振器中还可以为延伸振动模式、厚度纵向振动模式、兰姆波振动模式、面内弯曲振动模式或者声表面波振动模式等等。
36.该实施例中，下空腔210的底平面低于硅基底100的顶平面，并且下空腔210的顶平面高于硅基底100的顶平面。在其他实施方式的压电mems硅谐振器中，还可以为：下空腔的底平面低于硅基底的顶平面，并且下空腔的顶平面等于硅基底的顶平面；或者，下空腔的底平面等于硅基底的顶平面，并且下空腔的顶平面高于硅基底的顶平面；或者，下空腔的底平面低于硅基底的顶平面，并且下空腔的顶平面低于硅基底的顶平面。具有不同方式的下空腔的压电mems硅谐振器的形成方法将在后文中详细提及。需要说明的是，背景技术中提到的基于soi晶圆加工的谐振器是无法满足“下空腔顶平面与硅基底顶平面二者不共面”特征的。因此，本发明实施方式的压电mems硅谐振器与现有技术对比，具有设计灵活、可以满足某些特殊应用需求等优点。
37.该实施例中，压电mems硅谐振器还可以包括硅帽900，该硅帽900包括绝缘层930、上基底920和金属连接区910。其中，绝缘层930为可选项，金属连接区910可以是一层金属材料也可以是多层金属材料构成。硅帽900通过键合层800与保留硅层300键合，并且构造出上空腔700。
38.各个部分的材料选择情况如下：
39.基底100，本发明实施例1至实施例4中以n型单晶硅为例说明，也可以是其他材料，如氮化铝、砷化镓、蓝宝石等。
40.下空腔210。
41.保留硅层300，本实例中与基底100相匹配，可以使用第一掺杂浓度p型单晶硅。
42.下电极400，具体材料可选钼、钌、金、铝、镁、钨、铜、钛、铱、锇、铬或以上金属的复合或其合金，也可以采用非金属导电材料，如掺杂硅等。下电极400为可选结构，例如保留硅层300可直接起到下电极作用，这样一方面省去了下电极的制作，简便易行；另一方面由于下电极的频率温漂系数通常较大，省去下电极后谐振器的温度稳定性将得到改善。
43.压电层500，可选氮化铝、氧化锌、pzt等材料并包含上述材料的一定原子比的稀土元素掺杂材料。
44.上电极600，具体材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金，也可以采用非金属导电材料，如掺杂硅等。
45.上空腔700。
46.键合层800，一般为金
‑
金组合，也可以是其他金属组合(如：铝
‑
锗、铜
‑
铜、铜
‑
金
‑
铜、金
‑
锡、金
‑
锡
‑
铜等)或二氧化硅、高聚物等常用的键合材料等。
47.硅帽900，包括：
48.金属连接区910，具体材料可选金、铜、铝或以上金属的复合或其合金；
49.上基底920，材料可选单晶硅、多晶硅、氮化铝、砷化镓、蓝宝石、金属等；
50.绝缘层930，具体材料可选氧化硅、氮化铝、氧化铝、氮化硅等。
51.下面介绍五个实施例的压电mems硅谐振器的制造过程。
52.实施例1
53.本发明第一实施例的压电mems硅谐振器的形成方法如图4a至图4i所示。主要包括如下步骤：
54.步骤1：开窗。如图4a，先在单晶硅基底100上沉积一层二氧化硅110，以光刻胶为掩膜图形化二氧化硅110，将要制作谐振器下空腔的区域露出。
55.步骤2：刻蚀凹槽。如图4b，以上步图形化的二氧化硅110为掩膜，刻蚀硅，可以采用干法刻蚀，也可以采用湿法刻蚀。这里刻蚀凹槽的深度可控，因而得到的下空腔高度可控。
56.步骤3：外延牺牲层。如图4c，在步骤2得到的凹槽上外延第二掺杂浓度p型单晶硅(如：采用硼掺杂，掺杂浓度为10
18
cm
‑3)，在外延时通过增加氯化氢气体，并控制其流量，可实现只在单晶硅上选择性外延，而在二氧化硅掩膜表面不生长外延硅层。外延第二掺杂浓度p型硅作为牺牲层时其厚度可通过外延时间进行控制，可形成较大空腔，厚度范围在1～50um。
57.步骤4：外延保留硅层300及沉积下电极400。如图4d，首先将步骤3得到的结构用hf除去氧化层，之后再在表面外延第一掺杂浓度p型硅(如：采用硼掺杂，掺杂浓度为10
20
cm
‑3)即得到保留硅层300，然后再沉积一层钼作为下电极400。
58.步骤5：沉积压电层500并图形化。如图4e，先沉积一层氮化铝压电层，采用干法图形化氮化铝，随后用干法或湿法刻蚀下电极，使其图形化。
59.步骤6：沉积上电极600。如图4f，先沉积一层钼，随后以图形化的光刻胶作为掩膜刻蚀钼电极，使其图形化，得到上电极600。
60.注意在上述步骤4到6中，下电极400、压电层500、上电极600三层的加工顺序可以不限于上述方案，例如：也可以先对下电极400进行图形化，再沉积压电层500和上电极600，随后再依次对上电极600和压电层500进行图形化。
61.步骤7：开刻蚀窗。如图4g，首先沉积一层氧化硅，随后以光刻胶为掩膜对氧化硅进行湿法刻蚀，然后以氧化硅作为硬掩模对第一掺杂浓度p型硅层进行干法刻蚀直至右端及梁的两侧刻透露出第二掺杂浓度p型硅层，以hf为刻蚀剂去除表面的氧化硅。
62.步骤8：梁释放。如图4h，将步骤7得到的结构置于刻蚀液中，并按上述说明施加脉冲信号，选择性地刻蚀掉第二掺杂浓度p型的重掺牺牲层200。
63.步骤9：键合封装。如图4i，将事先制作好的硅帽900置于步骤8得到的结构上方进行键合封装。可以是au
‑
au键合、也可以是al
‑
ge键合、cu
‑
au
‑
cu键合或其他金属或聚合物键合等方式。
64.实施例2
65.本发明第二实施例的压电mems硅谐振器如图5a所示。实施例2与实施例1的区别在于其谐振器主体为平直。在本实施例的制造过程中，与实施例1的区别在于，如图5b，外延牺牲层时外延至牺牲层略高于硅与氧化硅的界面，之后用hf洗去氧化硅，在用化学机械抛光技术将桂平表面抛光，如图5c。由于此处得到平整的表面，因而在后续操作中得到平直的谐振器主体。
66.实施例3
67.本发明第三实施例的压电mems硅谐振器如图6a所示。实施例3中下空腔完全由外延梁的翘起形成，而在硅基底100上没有凹槽。与实施例1相比，其工艺步骤的不同之处在于：经过步骤1开窗后，跳过刻蚀凹槽的步骤2，直接进行牺牲层的沉积，如图6b。
68.实施例4
69.本发明第四实施例的压电mems硅谐振器如图7a所示。实施例4中梁为向下凹陷，与实施例1相比，其在制作工艺上的差异在于：沉积牺牲层时使牺牲层表面低于硅和氧化硅界面如图7b，其余步骤和实施例1相同。
70.实施例5
71.本发明第四实施例的压电mems硅谐振器如图8所示。与实施例1的结构相比，本实施例中保留硅层300’为n型单晶硅，而硅基底100’为第一掺杂浓度p型单晶硅。与实施例1的工艺区别在于：以第一掺杂浓度p型硅为原材料进行作业，牺牲层仍为第二掺杂浓度p型硅，在牺牲层上外延n型单晶硅。选择性刻蚀时仍为n型硅接正电压。
72.根据本发明实施方式的压电mems硅谐振器，第一掺杂浓度的硅层可根据需要调节掺杂浓度，从而改变其频率温度系数tcf。由于梁的频率温度系数与各层材料的频率温度系数以及厚度结构均有关系，因此可调节第一掺杂浓度的硅层的掺杂浓度使tcf为适当的值，和谐振器其他部分的tcf相抵消，进而使谐振器梁的总等效tcf为零，达到温度补偿的目的，避免温漂。
73.根据本发明实施方式的压电mems硅谐振器的形成过程，可以为：在n型硅衬底上依次外延生长第二掺杂浓度p型硅和第一掺杂浓度p型硅，其中第二掺杂浓度p型硅为牺牲层；也可以在第一掺杂浓度p型硅衬底上依次外延第二掺杂浓度p型硅和n型硅，其中第二掺杂浓度p型硅为牺牲层。还可以在p型硅上依次外延生长第二掺杂浓度n型硅和第一掺杂浓度n型硅，或在第一掺杂浓度n型硅上依次外延第二掺杂浓度n型硅和p型硅，其中第二掺杂浓度n型硅为牺牲层。其中第一掺杂浓度大于第二掺杂浓度。可选的，第二掺杂浓度为10
13
到9
×
10
18
cm
‑3，第一掺杂浓度为10
19
到9
×
10
20
cm
‑3。其中，p型掺杂的掺杂剂一般为硼元素，也可以是铝、镓、铟等三族元素；n型掺杂的掺杂剂一般为磷元素或砷等五族元素。
74.以“在n型硅衬底上依次外延生长第二掺杂浓度p型硅和第一掺杂浓度p型硅，其中第二掺杂浓度p型硅为牺牲层”为例，说明在进行牺牲层释放时采用的工艺流程如下：在n型硅衬底上加正脉冲电信号，负极接第一掺杂浓度p型硅。当n型硅衬底上加正电压时，电流通过刻蚀液由n型硅衬底流向第二掺杂浓度p型硅，第二掺杂浓度p型硅被刻蚀，而在n型硅衬底和第一掺杂浓度p型硅表面形成钝化薄膜；当电压为零时，刻蚀液同向刻蚀，n型硅衬底和第一掺杂浓度p型硅表面的钝化膜及第二掺杂浓度p型硅被刻蚀。通过脉冲信号控制此过程反复进行，实现对第二掺杂浓度p型硅的选择性刻蚀。结果，第一掺杂浓度p型硅的下方形成空腔，及形成以第一掺杂浓度p型硅为基底的悬臂梁。
75.本发明实施方式的电子设备，包括本发明公开的任一种压电mems硅谐振器。
76.根据本发明实施方式的技术方案，采用硅外延生长和对不同掺杂浓度硅进行选择性刻蚀的方法制作硅谐振器，避免了空腔soi及普通soi的使用因此降低了成本。同时，避免了采用带空腔soi制作过程中存在的弯曲现象，因此避免了由于空腔soi释放后带来的应力问题。其次，在本发明实例中不使用soi，采用金
‑
金键合，由于金为软质材料，因此消除了由于氧化硅
‑
硅硬质结合带来的应力问题。另外，可在外延梁的固定端制作三维结构(如纵向上抬起或降低的梁结构)，可以大幅度消除外界应力、振动和热噪音的干扰，因而器件具有较高的稳定性和信噪比，三维结构还可以防止梁振动的能量向外耗散，有助于提高品质因数。再次，硅外延工艺的生长硅薄膜厚度可控且范围大(如20微米以上)，因而在振幅较大的器件(如悬臂梁式谐振器)制作中具有一定优势。最后，本发明工艺全部采用平面工艺，和采用体工艺制作的空腔soi相比，具有更好的微机械工艺兼容性。由于应力的大幅度减少及机械损耗减少使得器件的品质因数明显提高。
77.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明
白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。