一种控制电路的制作方法

1.本发明涉及电子领域，尤指一种控制电路。


背景技术：

2.主电路供电时，通常采用的方法是在电源的输入端加入线性稳压器(low dropout regulator，简称ldo)，由于ldo具有设定的稳压电压，因此通过ldo的开通或断开可以实现向主电路提供稳压电压。
3.目前只能通过外部的复位输入信号实现ldo和主电路的上电复位，不具有唤醒功能。


技术实现要素：

4.本技术实施例提供了一种控制电路，包括：触发器、ldo和唤醒控制模块；
5.所述唤醒控制模块接收外部的唤醒信号，向所述触发器输出启动信号，所述唤醒信号有效时，所述启动信号有效；
6.所述触发器接收所述启动信号，向所述ldo输出使能信号，所述启动信号有效时，所述使能信号有效；
7.ldo接收所述使能信号，向主电路输出电源电压，所述使能信号从无效变为有效时，ldo打开，建立电源电压并向主电路供电。
8.本技术至少一实施例提供的控制电路，与现有技术相比，具有以下有益效果：可以置外部的唤醒信号有效，通过唤醒控制模块和触发器打开ldo，以使主电路上电，从而唤醒主电路。
9.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
10.附图用来提供对本技术技术方案的理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术的技术方案，并不构成对本技术技术方案的限制。
11.图1为本发明一示例性实施例提供的控制电路的结构示意图；
12.图2为本发明一示例性实施例提供的控制电路的结构示意图；
13.图3为本发明一示例性实施例提供的控制电路的结构示意图；
14.图4为本发明实施例提供的关断控制模块的结构示意图；
15.图5为本发明实施例提供的电平下移电路的结构示意图；
16.图6为本发明实施例提供的电平上移电路的结构示意图；
17.图7为本发明实施例提供的jk触发器的结构示意图；
18.图8为本发明一示例性实施例提供的控制电路的结构示意图。
具体实施方式
19.本技术描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本技术所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或组件可以与任何其它实施例中的任何其他特征或组件结合使用，或可以替代任何其它实施例中的任何其他特征或组件。
20.本技术包括并设想了与本领域普通技术人员已知的特征和组件的组合。本技术已经公开的实施例、特征和组件也可以与任何常规特征或组件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或组件也可以与来自其它发明方案的特征或组件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本技术中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
21.此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本技术实施例的精神和范围内。
22.本技术提供一种控制电路，用于实现对主电路的包括上电、复位和唤醒等功能的控制。其中，主电路可以是从线性稳压器(low dropout regulator，简称ldo)获取电源的任意功能电路。该主电路可以是一独立的芯片，也可以与控制电路集成在一个芯片内，可以是数字电路，也可以是模拟电路，本实施例在此不进行限定和赘述。
23.图1为本发明一示例性实施例提供的控制电路的结构示意图，如图1所示，本发明实施例提供的控制电路可以包括：触发器11、线性稳压器(low dropout regulator，简称ldo)12和唤醒控制模块13。
24.唤醒控制模块13接收外部的唤醒信号，向触发器11输出启动信号，唤醒信号有效时，启动信号有效。
25.触发器11接收启动信号，向ldo输出使能信号，启动信号有效时，使能信号有效；
26.ldo接收使能信号，向主电路14输出电源电压，使能信号从无效变为有效时，ldo打开，建立电源电压并向主电路供电。
27.本实施例中，外部的唤醒信号是来自主电路之外的，用于使主电路上电开机和/或复位的信号。外部的唤醒信号可以由与主电路交互的设备发出，同样，在一些应用场景中，外部设备也可以给主电路发送信息使其进入待机模式，主电路处于哪种状态可以由与该主电路交互的设备决定。
28.本实施例中，当主电路工作在待机模式下时，外部的设备可以将唤醒信号设置为无效状态；当主电路需要唤醒时，可以通过将唤醒信号设置为有效状态来唤醒主电路。在一示例中，主电路可以是数字电路，该数字电路可以为一芯片，ldo以及控制电路可以是独立
的电路，也可以集成在该芯片中。
29.在实际应用中，通过外部的复位输入信号实现上电复位时，可以用硬件如复位(reset)键实现，对于远程控制等情况操作不够方便。而本实施例中，在需要唤醒主电路时，比如主电路处于待机状态下，与主电路交互的外部设备可以发送唤醒信号，通过唤醒控制模块13和触发器11打开ldo，以使主电路上电，从而唤醒主电路。这种方式可以通过其他输入设备和软件来实现唤醒，更加方便。
30.在一示例性实施例中，与主电路交互的外部设备向唤醒控制模块13发送唤醒信号，并将该唤醒信号设置为有效，唤醒控制模块13在唤醒信号有效时，向触发器输出的启动信号随之有效，触发器输出有效，从而打开ldo，即ldo启动。ldo打开后建立电源电压，即输出稳定电压(比如1.2v电压)，以向主电路供电，实现主电路的上电。
31.其中，除电源电压外，本实施例中的唤醒信号、启动信号和使能信号，以及下述实施例中的关断信号、关断控制信号和中间信号等其他信号均为电平信号。上述电平信号有效可以包括：电平信号为高电平时有效，或者电平信号为低电平时有效，或者电平信号为跳变沿信号时有效，电平信号具体是哪种电平有效，可以根据电平信号相应的逻辑电路而定，并不局限于某一固定的方式。
32.本发明实施例提供的控制电路，在外部的唤醒信号有效时，通过唤醒控制模块和触发器打开ldo，以使主电路上电，从而唤醒主电路。
33.在本发明一示例性实施例中，如图1所示，ldo还输出标志信号，其中，标志信号有效时表示ldo输出的电源电压已建立，标志信号无效时表示ldo闭合。
34.本实施例中，ldo打开后，还输出标志信号以表示ldo的输出电源电压是否建立(也即电源电压是否稳定)，标志信号有效时表示ldo输出的电源电压已建立，标志信号无效时表示ldo闭合。其中，ldo输出的电源电压已建立可以是指ldo输出的电源电压达到额定电压的某个比例，例如90％。
35.本发明实施例提供的控制电路，ldo打开后，通过输出一用于表示ldo输出的电源电压是否建立的标志信号，一是可以防止ldo打开上电时其他信号(比如下述实施例中的关断信号)误关断ldo，确保工作时ldo一直开启；二是可以在ldo打开且电源电压建立后，才执行其他信号的功能操作(比如下述实施例中唤醒信号在标志信号有效时才执行复位功能)，避免在ldo打开时就进行主电路的复位。
36.图2为本发明一示例性实施例提供的控制电路的结构示意图，如图2所示，在图1所示实施例的基础上，本发明实施例提供的控制电路还可以包括：复位控制模块15，复位控制模块15接收标志信号，向主电路输出复位信号，标志信号从无效变为有效时，复位信号从无效变为有效。
37.本实施例中，可以通过外部的唤醒信号实现主电路的复位功能，且在采用外部的唤醒信号实现复位时，只有在ldo建立电源电压后，复位信号才有效，以实现复位。
38.在一示例中，在外部的唤醒信号有效时，会开启ldo，ldo开启建立电源电压后，标志信号从无效变为有效。复位控制模块15接收标志信号，在ldo建立电源电压后，即标志信号从无效变为有效时，复位控制模块15输出到主电路的复位信号从无效变为有效，以使主电路重新启动。
39.本发明实施例提供的控制电路，可通过外部的唤醒信号实现上电和复位，且只有
在ldo建立电源电压后，复位信号才有效，可以在电源电压达到额定电压的90％(即电源电压稳定)后，才进行复位，也即可在电源电压建立期间把主电路锁定在复位状态上，从而用于防止主电路在电源电压非常短暂地意外降低时发生复位。
40.图3为本发明一示例性实施例提供的控制电路的结构示意图，如图3所示，在上述实施例的基础上，唤醒控制电路13可以包括第一逻辑电路131和第二逻辑电路132；
41.第一逻辑电路131接收外部的唤醒信号和标志信号，向第二逻辑电路132输出中间信号，唤醒信号有效且标志信号无效时，中间信号为第一电平；唤醒信号无效或标志信号有效时，中间信号为第二电平；
42.第二逻辑电路132接收中间信号，向触发器11输出启动信号，中间信号为第一电平时，启动信号有效；中间信号为第二电平时，启动信号无效。
43.本实施例中，唤醒控制电路包括第一逻辑电路和第二逻辑电路，第一逻辑电路的输出端与第二逻辑电路的输入端连通，第一逻辑电路接收外部的唤醒信号和标志信号，输出中间信号，第二逻辑电路接收中间信号，向触发器输出启动信号。其具有如下效果：仅当ldo关闭、主电路进入待机模式的情况下，外部的唤醒信号才对ldo和主电路的状态产生影响，而ldo启动，标志信号有效时，外部的唤醒信号不影响上电过程，其可复用为其他功能的信号。
44.在一示例中，在ldo输出的电源电压建立，标志信号有效时，不论唤醒信号是否有效，第一逻辑电路输出的中间信号均为第二电平，外部的唤醒信号的电平状态不会对电路状态产生任何影响，此时该唤醒信号可以复用为其他功能的信号，提高电路的利用率。当关闭ldo使主电路待机后，可通过外部设备设置唤醒信号为无效，要将主电路从待机模式唤醒时，可通过外部设备设置唤醒信号为有效。上电开机时，标志信号无效，外部的唤醒信号有效，第一逻辑电路输出的中间信号为第一电平，第二逻辑电路输出的启动信号有效，触发器输出的使能信号有效，打开ldo。在ldo开启后，标志信号从无效变有效，第一逻辑电路输出的中间信号从第一电平变为第二电平，此时第二逻辑电路输出的启动信号变为无效，不再将使能信号限制在有效状态。而标志信号从无效变有效时，复位控制模块输出的复位信号从无效变为有效，从而重启主电路，执行复位流程。
45.其中，第一电平可以为高电平(即1)，第二电平可以为低电平(即0)，或者相反。
46.在一示例中，第一逻辑电路可以包括第一或非门，第一或非门的一输入端接收唤醒信号或唤醒信号的反相信号，第一或非门的另一输入端接收标志信号或标志信号的反相信号，第一或非门的输出端输出中间信号。通过第一或非门的输入接入唤醒信号和标志信号，可实现第一逻辑电路的上述功能。其中，第一或非门的输入端接收唤醒信号时，唤醒信号为低电平时有效，第一或非门的输入端接收唤醒信号的反相信号时，唤醒信号为高电平有效。
47.在一示例中，第二逻辑电路还接收电流源输出的指示信号和外部的复位输入信号，指示信号无效或复位输入信号有效时，启动信号有效；其中，指示信号无效表示电流未建立，指示信号有效表示电流已建立。本示例中，还可以通过电流源输出的指示信号或外部的复位输入信号实现ldo的开启或关断：在指示信号无效或复位输入信号有效时，第二逻辑电平输出的启动信号有效，触发器输出的使能信号有效，打开ldo。其中，电流源输出的指示信号表示电流是否建立，刚上电(电流未建立)时指示信号无效，如为第二电平；电流建立后
指示信号有效，如为第一电平。
48.其中，外部的复位输入信号一般是接到印制电路板(printed circuit board，简称pcb)的复位按键上，一般按一次复位键，复位输入信号有效持续的时间为10ms-20ms左右。正常工作时，外部的复位输入信号无效，外部的复位输入信号如通过pcb的复位按键有效则通过触发器使能ldo开启。
49.本示例中，可以通过外部的唤醒信号、外部的复位输入信号或电流源输出的指示信号等多个信号实现打开ldo，实现主电路的上电，实现主电路上电的多样性，避免单一信号上电时该信号对应的器件(比如pcb的复位按键、外部设备或电流源)损坏而无法实现上电的缺陷。
50.在一示例性实施例中，第二逻辑电路可以为非门、或非门或与非门。在第二逻辑电路的输入端只接收一个信号，即第一逻辑电路输出的中间信号时，第二逻辑电路可以为非门。在第二逻辑电路的输入端接多个信号时，第二逻辑电路可以为或非门或与非门。
51.在一示例中，第二逻辑电路的输入端只接收第一逻辑电路输出的中间信号时，非门的输入端与第一或非门的输出端连通，非门的输出端输出启动信号。在第一逻辑电路输出的中间信号为第一电平，即唤醒信号有效且标志信号无效时，非门输出的启动信号有效，触发器输出的使能信号有效。在第一逻辑电路输出的中间信号为第二电平，即唤醒信号无效或标志信号有效时，非门输出的启动信号无效，解除对使能信号有效的锁定，以使触发器的触发端接收的关断信号有效如出现跳变沿时，触发器输出的使能信号无效。
52.在一示例中，在第二逻辑电路的输入端同时接收第一逻辑电路输出的中间信号、复位输入信号和指示信号多个信号时，在第一逻辑电路输出的中间信号为第一电平或指示信号为无效或复位输入信号有效时，第二逻辑电路输出的启动信号有效，触发器输出的使能信号有效。在第一逻辑电路输出的中间信号为第二电平、指示信号有效，且复位输入信号无效时，第二逻辑电路输出的启动信号无效，解除对使能信号有效的锁定，以使触发器的触发端接收的关断信号有效如出现跳变沿时，触发器输出的使能信号无效。
53.以第二逻辑电路为第二或非门为例，第二或非门的第一输入端接收中间信号，第二或非门的第二输入端接收复位输入信号或复位输入信号的反相信号，第二或非门的第三输入端接收指示信号或指示信号的反相信号，第二或非门的输出端输出启动信号。在第二或非门的第二输入端接收复位输入信号时，复位输入信号高电平有效，在第二或非门的第二输入端接收复位输入信号的反相信号时，复位输入信号低电平有效。同理，在第二或非门的第三输入端接收指示信号时，指示信号低电平有效，在第二或非门的第二输入端接收指示信号的反相信号时，指示信号高电平有效。
54.其中，第二逻辑电路为与非门的实现原理与第二逻辑电路为第二或非门的实现原理类似，只是涉及的信号对应的电平状态不同，本实施例不再赘述。
55.在本发明一示例性实施例中，外部的复位输入信号还可以实现复位功能。如图3所示，复位控制模块15包括第一逻辑电路131和第三逻辑电路151；
56.第一逻辑电路131还向第三逻辑电路151输出中间信号；第三逻辑电路151接收外部的复位输入信号和中间信号，向主电路14输出复位信号，中间信号为第一电平时，复位信号无效；中间信号为第二电平且复位输入信号从有效变为无效时，复位信号从无效变为有效。
57.本实施例中，外部的复位输入信号可以连接至第三逻辑电路的一个输入端，在中间信号为第二电平且复位输入信号从有效变为无效时，第三逻辑电路输出的复位信号从无效变为有效，以使主电路复位重启。
58.第三逻辑电路可以包括门电路如非门、或非门或与非门，也可以包括门电路和用于实现主电路复位的功能电路。在第三逻辑电路的输入端只接一个信号，即第一逻辑电路输出的中间信号时，第三逻辑电路可以为非门。在第三逻辑电路的输入端接多个信号时，第三逻辑电路可以为或非门或与非门。
59.在一示例中，在第三逻辑电路的输入端只接收第一逻辑电路输出的中间信号时，非门的输入端与第一或非门的输出端连通，非门的输出端输出复位信号。在第一逻辑电路输出的中间信号为第一电平，即唤醒信号有效且标志信号无效时，非门输出的复位信号无效。在第一逻辑电路输出的中间信号从第一电平变为第二电平，即标志信号从无效变为有效时，非门输出的复位信号从无效变为有效，以使主电路重启上电。
60.在另一示例中，在第三逻辑电路的输入端同时接收第一逻辑电路输出的中间信号和复位输入信号多个信号时，在中间信号为第二电平且复位输入信号从有效变为无效，或者复位输入信号无效且中间信号从第一电平变为第二电平时，第三逻辑电路输出的复位信号从无效变为有效，以使主电路复位重启。在中间信号为第一电平时，第三逻辑电路输出的复位信号无效。
61.以第三逻辑电路的门电路为第三或非门为例，第三或非门的第一输入端接收中间信号，第三或非门的第二输入端接收复位输入信号或复位输入信号的反相信号，第三或非门的输出端输出复位信号或者上述功能电路的使能信号(该使能信号有效时，复位信号有效)。在第三或非门的第二输入端接收复位输入信号时，复位输入信号高电平有效，在第三或非门的第二输入端接收复位输入信号的反相信号时，复位输入信号低电平有效。
62.其中，第三逻辑电路的门电路为与非门的实现原理与第三逻辑电路为第三或非门的实现原理类似，只是涉及的信号对应的电平状态不同，本实施例不再赘述。
63.本实施例中，通过外部的唤醒信号和外部的复位输入信号均可以实现复位功能，而唤醒控制模块和复位控制模块可以复用一个模块(第一逻辑电路)，可以简化电路，且减少元器件，以减少成本。
64.在本发明一示例性实施例中，如图2所示，本实施例提供的控制电路还可以包括：关断控制模块16，关断控制模块接收标志信号和关断控制信号，输出关断信号，标志信号有效且关断控制信号从无效变为有效时，关断信号有效；标志信号无效时，将关断信号锁定为无效；
65.触发器还接收关断信号，关断信号有效且启动信号无效时，使能信号无效。
66.本实施例中，还可以在工作过程中，由主电路输出关断控制信号，用于通过触发器关断ldo。在实际应用中，如果只通过关断控制信号来关断ldo，由于主电路未上电时，其输出的关断控制信号的状态不稳定，存在上电的过程中，关断控制信号变为有效而关断ldo的情况。
67.为了克服上述问题，本实施例通过设置关断控制模块，关断控制模块接收标志信号和关断控制信号，输出关断信号，标志信号有效且关断控制信号从无效变为有效时，关断信号有效，标志信号无效时，将关断信号锁定为无效，使得在上电的过程中，通过标志信号
将用于关断ldo的信号(关断控制模块输出的关断信号)锁定为无效，从而避免上电的时候，关断ldo的信号有效而关断ldo的情况。
68.图4为本发明实施例提供的关断控制模块的结构示意图，如图4所示，关断控制模块包括：依次连接的与门、第二非门和第三非门，连接在标志信号en_ldo_dig和与门的输入端之间的电平上移电路lvl up，及连接在第二非门的输出端、第三非门的输出端和关断信号en_ldo_dig_h之间的电平下移电路lvl down。
69.本实施例中，主电路电路输出的en_ldo_dig输出至控制电路前会经过关断控制模块，该关断控制模块可以实现en_ldo_dig_h为低电平时，en_ldo_dig_h无效，且在ldo被关断时，en_ldo_dig_h被锁定为无效。其中，ldo输出的电源电压可以是1.2v的稳定电压。
70.图5为本发明实施例提供的电平下移电路的结构示意图，如图5所示，lvl down电路可以由两个工作在1.2v电源域的反相器(非门)串联组成，其功能是将3v的高电平转换为1.2v的高电平。lvl down电路的具体实现原理与现有技术相同，本实施例不再限定和赘述。
71.图6为本发明实施例提供的电平上移电路的结构示意图，如图6所示，lvl up电路其主要完成对1.2v电源域信号升压至3.3v电源域的升压操作。lvl up电路的具体实现原理与现有技术相同，本实施例不再限定和赘述。
72.可选的，关断控制模块中的与门、第二非门和第三非门可以分别并联一个二极管，用于电路保护。
73.在本发明一示例性实施例中，如图3所示，触发器可以为d触发器，关断信号连接到d触发器的触发端(图3中的cp端)，启动信号连接到d触发器的清零端(图3中的clr端)或复位端，使能信号连接到d触发器的输出端(图3中的q端)或反相输出端(图3中的端)。
74.其中，本实施例以使能信号连接到d触发器的端为例，使能信号连接到d触发器的q端与连接到端的实现原理相同，仅是信号有效或无效的电平状态不同，本实施例在此不进行赘述。
75.具体的，d触发器的实现原理是：将预置位d端设置为1，在启动信号有效时，clr＝0，不论触发端为何种状态，都会使q＝0，触发器输出的使能信号有效，打开ldo。在启动信号无效时，clr＝1时，在触发端连接的关断信号有效，即关断信号从低电平到高电平跳变时，将d端的状态1传递到q端，此时q＝1，触发器输出的使能信号无效，关断ldo。
76.其中，上述d触发器只是本发明实施例给出的一种具体实施方式，在实际应用中，还可以使用其他触发器实现相同的功能，比如jk触发器，图7为本发明实施例提供的jk触发器的结构示意图，如图7所示，jk触发器包括输出端(q端)、反相输出端(端)、复位端和触发端(cp端)，依次相当于d触发器的q端、端、clr端和cp端，jk触发器还包括一个j输入端和一个k输入端，在实际应用中，d触发器的触发原理为：jk触发器的触发原理为：两个触发原理相比对可得：j＝d，因此，本实施例可以将j输入端等效为d触发器d端，将j输入端接一个非门接到jk触发器的k输入端即可。其余触发器的连接方式和实现原理均与之相同或相似，本实施例不再
一一限定和赘述。
77.在本发明一示例性实施例中，第一逻辑电路、第二逻辑电路和第三逻辑电路均为或非门，主电路为数字电路的芯片，图8为本发明实施例四提供的控制电路的结构示意图，如图8所示，第一逻辑电路可以包括或非门nor2，nor2的一输入端接收唤醒信号wkup的反相信号，nor2的另一输入端接收标志信号dvdd12_on，nor的输出端输出中间信号。
78.本实施例中，wkup是片外的唤醒信号，默认是上拉状态，即高电平有效。当芯片工作在待机模式下时，wkup置低，可以通过将wkup拉高来唤醒芯片。
79.本实施例中，dvdd12_on是数字1.2v ldo输出电压稳定时的标志信号，高电平表示数字1.2v ldo输出电压建立，即标志信号有效；低电平表示数字1.2v ldo关闭，即标志信号无效。
80.第二逻辑电路可以包括或非门nor1，nor1的第一输入端接收中间信号，nor1的第二输入端通过一非门接收复位输入信号rst的反相信号rstn，nor1的第三输入端通过一非门接收指示信号cur_on，nor1的输出端输出启动信号。
81.本实施例中，rstn是片外的复位输入信号rst的反相信号，rstn为低电平有效。正常工作时，rstn为高电平；rstn置低则使能数字1.2v ldo重启并复位por模块。
82.本实施例中，cur_on为模拟电路中电流源输出的指示信号，刚上电时为低电平(第二电平)，电流建立后为高电平(第一电平)。
83.第三逻辑电路可以包括或非门nor3，nor3的第一输入端接收中间信号，nor3的第二输入端通过一非门接收复位输入信号rst的反相信号rstn，nor3的输出端输出复位信号。
84.在一示例中，如图8所示，在第三逻辑电路还可以包括上电复位(power-on reset，简称por)模块，por和复位控制模块一起，用于在上电延时期间把主电路锁定在复位状态上，上电延时是指电源电压从额定电压的10％上升到额定电压90％所需的时间，从而以用于防止电路在电压非常短暂地意外降低时发生复位。本实施例中，在复位时，只有在ldo建立电源电压后，即在电源电压达到额定电压的90％(即电源电压稳定)后，复位信号才有效，防止电路在电压非常短暂地意外降低时发生复位。
85.本实施例中，pwr_up是数字1.2v ldo的使能信号，高电平有效。en_por是por模块的使能信号，高电平有效。reset是主电路的复位信号，高电平有效。
86.本实施例中，en_ldo_dig为关断控制信号，是数字电路输出的，在上电之前是不确定的状态，在上电成功之后，置1，在芯片关机后状态不确定。
87.本实施例中，en_ldo_dig_h是数字电路部分经过关断控制模块输出的关断信号，仅在芯片关机时起作用，在en_ldo_dig_h从低到高的跳变时关闭数字ldo。
88.具体的，本实施例提供的控制电路具有如下功能：
89.1、上电开机时，dvdd12_on为低，wkup为高，en_ldo_dig_h为低，故nor2输出为高，nor1输出为低，d触发器的clr端为低，则触发器端为高，打开数字1.2v ldo，同时dvdd12_on信号为高，使wkup信号变化对该电路状态不产生影响。
90.2、当芯片数字电路通过控制en_ldo_dig为低使芯片进入待机(低功耗)模式时，en_ldo-dig由高变低，en_ldo-dig_h随之由高变低，not2和nor2输出均为低，故nor3输出为高，d触发器的clr端为高，而cp信号由低到高跳变，d端状态1传递到q端，故变低，数字
1.2v ldo关闭，此时数字电源域关断，en_ldo_dig可能处于不定态，但由于此时dvdd12_on信号为低，从而是en_ldo_dig_h不受en_ldo_dig信号影响，电路稳定进入低功耗待机状态。
91.3、当芯片从待机模式唤醒时，wkup和rstn均可通过置高来唤醒芯片。当采用wkup信号来唤醒芯片时，wkup从低翻转至高电平时，not3输出为低，nor2输出为高，nor1输出为低，变高，首先会开启数字1.2v ldo，数字1.2v ldo开启后，dvdd12_on会被置高，此时en_por会被拉高，从而重启por电路，执行上电流程。即wkup和dvddon两个接到nor2，再接到nor3，dvddon先低，使得por不启动，dvddon为高时，por才启动。
92.其中，wkup和rstn唤醒芯片的区别在于：任何时候(不管芯片是待机还是正常工作)rstn信号都能对芯片进行复位操作。而仅当芯片进行待机模式的情况下，wkup拉高的动作才有效，而在芯片处于正常工作模式下，wkup的电平状态不会对电路状态产生任何影响，也不会产生“复位”操作。
93.4、数字电路输出的en_ldo_dig(1.2v电源域)输出至模拟电路前会经过关断控制模块，该关断控制模块可以实现在数字1.2v ldo被关断时，en_ldo_dig_h被锁定为低电平，防止en_ldo_dig信号不稳定，在上电的时候关掉ldo。
94.其中，图8中的not1、not2、not3和not4均表示非门(反相器)。