一种模数转换器及其数字校准方法与流程

技术特征：
1.一种模数转换器，其特征在于，包括环路滤波器、量化器、反馈dac组件、双路选择开关、基准dac单元和数字处理模块，所述反馈dac组件包括多个并行连接的反馈dac单元，从输入端到输出端之间所述环路滤波器、所述量化器和所述数字处理模块依次相互连接，所述反馈dac组件的第一端和所述基准dac单元的第一端分别以相反的极性接入所述环路滤波器，所述反馈dac组件的第二端连接所述双路选择开关的第一端，所述双路选择开关的第二端可选择的两路中的第一路连接在所述量化器和所述数字处理模块之间，第二路连接第一数字序列信号；所述基准dac单元的第二端连接第二数字序列信号。2.一种模数转换器的数字校准方法，其特征在于，包括误差提取步骤和误差消除步骤，其中：所述误差提取步骤包括：a1：将权利要求1所述的模数转换器中的所述双路选择开关的第二端连通可选择的两路中的第二路，以使得所述反馈dac组件中的第i个反馈dac单元的数字输入为所述第一数字序列信号，其他反馈dac单元的数字输入设为零；a2：将输入端的输入信号设为零，并使得所述基准dac单元的数字输入为所述第二数字序列信号；a3：根据所述量化器的输出，计算每个时钟周期第i个反馈dac单元相对于所述基准dac单元的静态误差和动态误差；a4：重复步骤a1至a3，分别得到所述反馈dac组件中的所有反馈dac单元相对于所述基准dac单元的静态误差和动态误差；所述误差消除步骤包括：b1：将权利要求1所述的模数转换器中的所述双路选择开关的第二端连通可选择的两路中的第一路，以使得所述反馈dac组件、所述环路滤波器和所述量化器形成闭环；b2：将输入端的输入信号设为正常输入信号，并使得所述基准dac单元的数字输入设为零；b3：根据当前时钟周期内所有所述反馈dac单元的输入计算当前时钟周期的所有所述反馈dac单元引入的误差总和；b4：在所述数字处理模块中，根据转换的数字输出和步骤b3中得到的当前时钟周期的所有所述反馈dac单元引入的误差总和，得到校准后的数字输出。3.根据权利要求2所述的数字校准方法，其特征在于，所述误差提取步骤还包括将所述环路滤波器设置为一阶积分器的形式。4.根据权利要求2所述的数字校准方法，其特征在于，步骤a1中的所述第一数字序列信号具体为：在第一个2n时钟周期和第二个2n时钟周期内，所述第一数字序列信号都由n个“10”组合组成，n为正整数。5.根据权利要求4所述的数字校准方法，其特征在于，步骤a2中的所述第二数字序列信号具体为：在第一个2n时钟周期内，所述第二数字序列信号由n个连续的1和n个连续的0组成；在第二个2n时钟周期内，所述第二数字序列信号由2个相同的序列组成，每个序列为n/2个连续的1和n/2个连续的0。6.根据权利要求5所述的数字校准方法，其特征在于，步骤a3中计算得到的每个时钟周期第i个反馈dac单元相对于所述基准dac单元的静态误差e
si
和动态误差e
di
分别为：
e
dr
＝e
t1
‑
e
t2
其中，e
t1
为第2n时钟周期时所述量化器的输出，e
t2
为第4n时钟周期时所述量化器的输出。7.根据权利要求4至6任一项所述的数字校准方法，其特征在于，n为偶数。8.根据权利要求2所述的数字校准方法，其特征在于，步骤b3中计算得到的当前第k个时钟周期的所有所述反馈dac单元引入的误差总和e
total
为：e
total
＝e
stotal
e
dtotal
其中，e
stotal
为第k个时钟周期内由反馈dac组件引入的静态误差总和：e
si
为每个时钟周期第i个反馈dac单元相对于所述基准dac单元的静态误差，y
k
为所述模数转换器在第k个时钟周期内的数字输出；e
dtotal
为第k个时钟周期内由反馈dac组件引入的动态误差总和：e
di
为每个时钟周期第i个反馈dac单元相对于所述基准dac单元的动态误差，y
k
‑1为所述模数转换器在第k
‑
1个时钟周期内的数字输出。9.根据权利要求2所述的数字校准方法，其特征在于，步骤b4中得到的校准后的数字输出y
cal
为：y
cal
＝y e
total
其中，y为所述数字处理模块转换的数字输出，e
total
为步骤b3中得到的当前时钟周期的所有所述反馈dac单元引入的误差总和。10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，所述计算机可执行指令促使处理器实现权利要求2至9任一项所述的数字校准方法。

技术总结
本发明公开了一种模数转换器及其数字校准方法，其中模数转换器包括环路滤波器、量化器、反馈DAC组件、双路选择开关、基准DAC单元和数字处理模块，反馈DAC组件包括多个并行连接的反馈DAC单元，从输入端到输出端之间环路滤波器、量化器和数字处理模块依次相互连接，反馈DAC组件的第一端和基准DAC单元的第一端分别以相反的极性接入环路滤波器，反馈DAC组件的第二端连接双路选择开关的第一端，双路选择开关的第二端可选择的两路中的第一路连接在量化器和数字处理模块之间，第二路连接第一数字序列信号；基准DAC单元的第二端连接第二数字序列信号。本发明能够有效、经济地消除模数转换器中的反馈DAC组件的动态误差和静态误差。差。差。


技术研发人员：幸新鹏 尚雪倩 冯海刚 王志华 李冬梅
受保护的技术使用者：清华大学深圳国际研究生院
技术研发日：2021.05.17
技术公布日：2021/9/28