用于促进多种测试模式的测试访问端口架构的制作方法

用于促进多种测试模式的测试访问端口架构
1.优先权申请
2.本技术要求于2019年2月12日提交的美国申请序列号16/274,102的优先权权益，所述美国申请通过引用整体并入本文。
技术领域
3.本公开的实施例总体上涉及存储器子系统，并且更具体地涉及用自动测试向量对存储器子系统控制器进行的结构测试。


背景技术：

4.存储器子系统可以是如固态驱动器(ssd)等存储系统，并且可以包含一或多个存储数据的存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。通常，主机系统可以利用存储器子系统来将数据存储在存储器组件处并从存储器组件中检索数据。
附图说明
5.根据下文给出的详细描述和本公开的各个实施例的附图，将更充分地理解本公开。
6.图1展示了根据本公开的一些实施例的包含存储器子系统的示例计算环境。
7.图2是展示根据本公开的一些实施例的被提供为存储器子系统的一部分的多模式测试子系统的组件的框图。
8.图3是展示根据本公开的一些实施例的可以包含作为多模式测试子系统的测试访问端口(tap)控制器的一部分的状态机的状态图。
9.图4是展示了根据本公开的一些实施例的在线测试装置(ict)的组件的框图。
10.图5是根据本公开的一些实施例的展示多模式测试子系统在执行用于根据多种测试模式之一对存储器子系统控制器进行测试的方法时的操作的数据流程图。
11.图6和7是根据本公开的一些实施例的促进根据多种测试模式对存储器子系统控制器进行测试的示例方法的流程图。
12.图8是本公开的实施例可以在其中操作的示例计算机系统的框图。
具体实施方式
13.本公开的各方面涉及用于促进存储器子系统控制器的多模式测试的测试访问端口(tap)架构。存储器子系统在下文中也被称为“存储器装置”。存储器子系统的实例是存储系统，如ssd。在一些实施例中，存储器子系统是混合存储器/存储子系统。通常，主机系统可以利用包含一或多个存储器组件的存储器子系统。主机系统可以提供要存储在存储器子系统处的数据，并且可以请求要从存储器子系统中检索的数据。存储器子系统控制器(以下简称为“控制器”)可以从主机系统接收命令或操作，并且可以将命令或操作转换为指令或适
当命令，以实现对存储器组件的期望访问。
14.对存储器子系统执行制造测试，以确保所有组件正确组装并按预期运行。控制器的制造测试利用依赖于自动测试模式生成(atpg)的方法(也被称为“基于扫描的测试”)。atpg涉及开发被称为“测试向量”的独特的输入组，以测试控制器的结构。
15.在印刷电路板(pcb)上的控制器制造之后，对控制器结构和功能进行测试和验证。联合测试行动组(jtag)是在制造之后验证设计和测试pcb的行业标准。jtag指定使用专用调试端口来实施提供对控制器的访问的串行通信接口，而无需直接从外部访问系统地址和数据总线。接口连接到实施有状态协议的片上测试访问端口(tap)以访问一组测试寄存器。jtag还包含一种用于测试印刷电路板上的互连的方法规范，被称为边界扫描测试。
16.一般情况下，符合jtag、边界扫描测试和atpg可能会消耗控制器的许多引脚(例如，42个引脚)。然而，由于引脚数量较少，常规控制器通常无法支持符合所有这些测试模式所需的引脚数量，并且由于如pcb面积等设计约束，无法添加另外的引脚。
17.本公开的各方面通过具有多模式测试子系统的控制器解决了常规控制器在符合jtag、边界扫描和atpg方面的上述和其它缺陷，所述多模式测试子系统包含减少了必要的引脚计数以促进多种测试模式的tap架构。tap架构包括tap控制器，所述tap控制器实施有状态协议以根据多个引脚协议配置控制器的一组有限引脚(例如，五个)。每个引脚协议对应于测试模式之一，并指定所述一组引脚的包含每个引脚的规定功能的引脚分配。
18.最初，在上电时，tap控制器根据与第一测试模式相对应的第一引脚协议配置控制器的所述一组引脚。例如，tap控制器可以通过根据jtag引脚分配配置所述一组引脚的引脚分配来实施jtag模式，所述引脚分配包含测试数据输入(tdi)引脚、测试数据输出(tdo)引脚、测试模式选择(tms)引脚、测试时钟引脚(tclk)和测试复位引脚(trst)。
19.多模式测试子系统进一步包括测试模式寄存器，所述测试模式寄存器用于存储寄存器命令，以触发tap控制器从第一测试模式转变到第二测试模式。因此，基于检测到断言在测试模式寄存器中的寄存器命令，tap控制器通过根据第二引脚协议配置所述一组引脚来启动第二测试模式。按照上面的实例，当处于jtag模式时，如果tap控制器在测试模式寄存器中检测到寄存器命令，则tap控制器根据包含以下的扫描引脚分配配置所述一组引脚的引脚分配以启用基于atpg的测试方法：扫描输入引脚、扫描输出引脚、扫描启用引脚、扫描时钟引脚和扫描复位引脚。
20.测试模式寄存器中的寄存器命令是不稳定的，并且因此会一直持续直到控制器的电力循环。在电力循环之后，从测试模式寄存器中清除寄存器命令，并且tap控制器将控制器恢复到第一测试模式(例如，jtag模式)。
21.当处于第一测试模式时，如果tms信号在tms引脚上被断言，则tap控制器通过根据第三引脚协议配置所述一组引脚来在控制器处启动第三测试模式。例如，tap控制器可以通过根据包含以下的边界扫描引脚分配配置所述一组引脚的引脚分配来实施边界扫描模式，以启用基于边界扫描的测试方法：tdi引脚、tdo引脚、边界扫描模式引脚、tclk引脚和trst引脚。
22.应当理解，上文所描述的方法提供了对存储器子系统控制器的常规测试的改进，因为其减少了必要的引脚计数，以促进对存储器子系统控制器的多种模式进行测试。因此，消耗了更少的引脚电子资源，由此能够提高并行性(例如，可以并行测试另外的装置)，这进
而降低了测试成本。所述方法通过允许在pcba层面重复使用atpg测试向量提供了另外的改进，由此减少了通过具有系统约束的固件实施方案开发测试覆盖率方面所做的潜在冗余工作。此类向量重复使用还通过提供所确定的故障覆盖率评估，改进了常规的pcba层面测试。此外，通过重用atpg测试向量，此方法降低了测试时的执行成本。
23.图1展示了根据本公开的一些实施例的包含存储器子系统110的示例计算环境100。存储器子系统110可以包含媒体，如存储器组件112
‑
1到112
‑
n。存储器组件112
‑
1到112
‑
n可以是易失性存储器组件、非易失性存储器组件或此类组合。在一些实施例中，存储器子系统110是存储系统。存储系统的实例是ssd。在一些实施例中，存储器子系统110是混合存储器/存储子系统。通常，计算环境100可以包含使用存储器子系统110的主机系统120。例如，主机系统120可以将数据写入存储器子系统110并且从存储器子系统110读取数据。
24.主机系统120可以是计算装置，如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可以包含或耦接到存储器子系统110，使得主机系统120可以从存储器子系统110读取数据或将数据写入到所述存储器子系统。主机系统120可以通过物理主机接口102耦接到存储器子系统110。如本文所使用的，“耦接到”通常指组件之间的连接，所述连接可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线的还是无线的，包含如电、光、磁性等连接。物理主机接口102的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连快速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接的scsi(sas)等。物理主机接口102可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦接时，主机系统120可以进一步利用非易失性存储器(nvm)快速(nvme)接口来访问存储器组件112
‑
1到112
‑
n。物理主机接口102可以提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。
25.存储器组件112
‑
1到112
‑
n可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(nand)型闪速存储器。存储器组件112
‑
1到112
‑
n中的每个存储器组件可以包含如单级胞元(slc)或多级胞元(mlc)(例如，三级胞元(tlc)或四级胞元(qlc))等存储器胞元的一或多个阵列。在一些实施例中，特定存储器组件可以包含存储器胞元的slc部分和mlc部分两者。存储器胞元中的每个存储器胞元可以存储由主机系统120使用的数据的一或多个位(例如，数据块)。尽管描述了如nand型闪速存储器等非易失性存储器组件，但是存储器组件112
‑
1到112
‑
n可以基于如易失性存储器等任何其它类型的存储器。在一些实施例中，存储器组件112
‑
1到112
‑
n可以是但不限于随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)闪速存储器、电可擦可编程只读存储器(eeprom)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列与可堆叠交叉网格数据存取阵列结合可以基于体电阻的改变执行位存储。另外，与许多基于闪速的存储器相比，交叉点非易失性存储器可以执行就地写入(write in
‑
place)操作，其中可以对非易失性存储器单元进行编程而无需先前擦除非易失性存储器单元。此外，如上所述，存储器组件112
‑
1到112
‑
n的存储器胞元可以分组到存储器插槽中，所述存储器插槽可以参考存储器组件用于分配给请求者并用于存储数据的公共固定大小单元。
26.存储器子系统控制器115(以下被称为“控制器”)可以与存储器组件112
‑
1到112
‑
n通信以执行如在存储器组件112
‑
1到112
‑
n处的读取数据、写入数据或擦除数据等操作以及其它此类操作。控制器115可以包含硬件，如一或多个集成电路和/或离散组件、缓冲存储器或其组合。控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。控制器115可以包含被配置成执行存储在本地存储器119中的指令的处理器(处理装置)117。在所展示的实例中，控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程和例程(包含处理存储器子系统110与主机系统120之间的通信)的指令。在一些实施例中，本地存储器119可以包含存储存储器指针、所获取数据等的存储器寄存器。本地存储器119还可以包含用于存储微代码的rom。虽然图1中的示例存储器子系统110已经被展示为包含控制器115，但是在本公开的另一个实施例中，存储器子系统110可以不包含控制器115，而是可以依赖于(例如，由外部主机或与存储器子系统110分离的处理器或控制器提供的)外部控制。
27.通常，控制器115可以从主机系统120接收命令或操作，并且可以将命令或操作转换为指令或适当的命令，以实现对存储器组件112
‑
1到112
‑
n的期望访问。控制器115可以负责其它操作，如损耗均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作以及与存储器组件112
‑
1到112
‑
n相关联的逻辑块地址与物理块地址之间的地址转换。控制器115可以进一步包含主机接口电路系统以通过物理主机接口102与主机系统120通信。主机接口电路系统可以将从主机系统120接收的命令转换为对存储器组件112
‑
1到112
‑
n进行访问的命令指令，以及将与存储器组件112
‑
1到112
‑
n相关联的响应转换为主机系统120的信息。
28.存储器子系统110还可以包含未展示的另外的电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，dram)和可以从控制器115接收地址并对地址进行解码以对存储器组件112
‑
1到112
‑
n进行访问的地址电路系统(例如，行解码器和列解码器)。
29.示例计算环境100进一步包含耦接到控制器115的在线测试(ict)装置104。ict装置104被配置成对控制器115执行测试，以验证控制器115的结构和正常功能。例如，ict装置104可以被配置成在执行控制器115的印制板组合件(pcba)测试时，利用自动测试模式生成(atpg)测试向量，所述测试向量通常仅用于硅层面测试。因此，在图1的上下文中，控制器115和存储器子系统110的其它组件安装到印刷电路板(pcb)。ict装置104可以被进一步配置成利用jtag和边界扫描测试向量来执行控制器115的另外的测试。
30.ict装置104可以通过与暴露在pcb上的控制器115的一或多个测试点接触来与控制器115通信以用于测试目的。例如，如图1所示，在pcb上为控制器115提供测试点108
‑
1到108
‑
5。测试点108
‑
1到108
‑
5可以包含一或多个刺激点和至少一个观察点。ict装置104向一组刺激点供应基于测试向量(例如，jtag、边界扫描和atpg测试向量)生成的测试模式数据，并响应于测试模式数据读取在观察点处输出的测试结果数据。
31.控制器115的测试点108
‑
1到108
‑
5置于控制器115的测试引脚109
‑
1到109
‑
5上。控制器115的测试引脚109
‑
1到109
‑
5传统上被称为“边界扫描引脚”或简单地称为“扫描引脚”，因为这些测试引脚109
‑
1到109
‑
5传统上促进使用基于边界扫描描述语言(bsdl)的测
试向量来对控制器115进行测试。与这些传统的单用途扫描引脚相反，控制器115的多模式测试子系统113与测试点108
‑
1到108
‑
5一起工作，以实施控制器115的测试引脚109
‑
1到109
‑
5的多用途配置，所述多用途配置使得能够使用基于bsdl和atpg的测试向量对控制器115进行测试。更具体地，控制器115的多模式测试子系统113通过根据多个引脚协议配置测试引脚109
‑
1到109
‑
5，实施有状态协议以在多个测试模式之间转变控制器115。
32.最初，在上电时，多模式测试子系统113通过根据第一引脚协议配置测试引脚109
‑
1到109
‑
5，在控制器115处启动第一测试模式。测试引脚109
‑
1到109
‑
5的配置可以包含通过根据包含以下的jtag引脚分配配置测试引脚109
‑
1到109
‑
5的引脚分配来实施jtag模式：tdi引脚、tdo引脚、tms引脚、tclk引脚和trst引脚。当处于jtag模式时，如果tms引脚被断言(例如，由ict装置104向tms引脚应用tms信号)，则多模式测试子系统113通过根据第二引脚协议配置测试引脚109
‑
1到109
‑
5，在控制器115处启动第二测试模式。根据第二引脚协议配置测试引脚109
‑
1到109
‑
5可以包含通过根据包含以下的边界扫描引脚分配配置测试引脚109
‑
1到109
‑
5的引脚分配来实施边界扫描模式：tdi引脚、tdo引脚、边界扫描模式引脚、tclk引脚和trst引脚。如果tms引脚没有被断言，则多模式测试子系统113在控制器115处维持第一测试模式(例如，jtag模式)，除非检测到将控制器115从第一测试模式切换到第三测试模式的寄存器命令(例如，在jtag可访问寄存器中)。
33.如果多模式测试子系统113检测到寄存器命令，则多模式测试子系统113通过根据第三引脚协议配置测试引脚109
‑
1到109
‑
5，在控制器115处启动第三测试模式。根据第三引脚协议配置测试引脚109
‑
1到109
‑
5可以包含通过根据包含以下的扫描引脚分配配置测试引脚109
‑
1到109
‑
5的引脚分配来实施扫描模式：扫描输入引脚、扫描输出引脚、扫描启用引脚、扫描时钟引脚和扫描复位引脚。寄存器命令是易失性的，因此多模式测试子系统113将控制器115维持在第三测试模式，直到在控制器115电力循环之后寄存器命令被清除，此时多模式测试子系统113将控制器115返回到第一测试模式。
34.进一步参考测试引脚109
‑
1到109
‑
5的多用途配置，假定其它组件也可以连接到被驱动的网络，控制器115的测试引脚109
‑
1到109
‑
5中的至少一些测试引脚可以被配置成包含串联电阻器，以减轻在其它方面可能通过使用从atpg测试向量得出的测试信号来驱动控制器115的测试引脚109
‑
1到109
‑
5引起的争用。测试引脚109
‑
1到109
‑
5的一部分还可以包含另外的测试点，使得测试引脚包含两个测试点——电阻器两侧各一个(图1中未展示)。
35.图2是展示根据本公开的一些实施例的被提供为存储器子系统110的一部分的多模式测试子系统113的组件的框图。多模式测试子系统113包括测试模式寄存器202、测试访问端口(tap)控制器200、串行
‑
并行转换器204和并行
‑
串行转换器206。为了避免用不必要的细节模糊本发明主题，图2中省略了与传达对本发明主题的理解没有密切关系的各种功能组件。然而，本领域技术人员将容易认识到，多模式测试子系统113可以支持各种另外的功能组件，以促进本文没有具体描述的另外的功能。
36.tap控制器200负责确定控制器115的测试模式，并在控制器115处启动所确定的测试模式。为此，tap控制器200可以包含状态机以实施有状态协议，以在多个测试模式之间转变控制器115。状态机可以使用数字逻辑装置(例如，可编程逻辑装置、可编程逻辑控制器、逻辑门、触发器和继电器)的组合来实施。根据示例实施例，下文参考图3讨论关于状态机的另外的细节。
37.测试模式寄存器202存储寄存器命令以触发tap控制器200在第一测试模式与第二测试模式之间转变。测试模式寄存器202是jtag可访问寄存器，并且因此寄存器命令可以用于触发tap控制器200在jtag模式与扫描模式之间转变。测试模式寄存器202可以在控制器115的本地存储器119、存储器组件112
‑
1到112
‑
n中的一或多个存储器组件或者多模式测试子系统113的本地存储器中实施。
38.串行
‑
并行转换器204和并行
‑
串行转换器206有助于促进在处于扫描模式时对控制器115进行基于扫描的测试。具体地，串行
‑
并行转换器204将串行扫描到扫描输入寄存器中的基于扫描的测试模式数据转换成并行馈送到一组扫描链中的多个并行位流。并行
‑
串行转换器206将从所述一组扫描链中扫描输出的测试响应并行转换成位串，以形成测试结果数据。根据一些实施例，下文参考图5说明和讨论了关于串行
‑
并行转换器204和并行
‑
串行转换器206的功能的另外的细节。
39.图3是展示根据本公开的一些实施例的可以包含作为多模式测试子系统113的tap控制器200的一部分的状态机300的状态图。状态机300可以使用数字逻辑装置(例如，可编程逻辑装置、可编程逻辑控制器、逻辑门、触发器和继电器)的组合来实施。
40.如所示的，在操作302处复位之后，向tap控制器200供电。最初，在tap控制器200通电之后，tap控制器200处于jtag模式304。当处于jtag模式304时，控制器115的引脚分配根据jtag分配来配置，由此能够通过基于jtag的测试方法来对控制器115进行测试。
41.当处于jtag模式304时，tap控制器200最初处于jtag获取状态306，在所述状态下，可以执行安全过程来获取jtag端口(例如，安全键接(keying)要求和/或jtag“魔法钥匙(magic key)”)。在jtag获取状态306之后，tap控制器200转变到正常jtag寄存器操作状态308。
42.如所示的，如果在测试模式寄存器202中检测到切换到扫描模式的寄存器命令，则tap控制器200启动扫描模式310。当处于扫描模式310时，控制器115的引脚分配根据扫描/atpg分配来配置，由此能够通过基于atpg的测试方法进行测试。如果没有检测到寄存器命令，则tap控制器200保持处于jtag模式304，除非tms引脚被断言(例如，tms信号在tms引脚上被断言)。
43.如所示的，如果tms引脚被断言，则tap控制器200转变到边界扫描模式312。当处于边界扫描模式312时，控制器115的引脚分配根据边界扫描分配来配置，由此能够通过基于边界扫描的测试方法来测试控制器115。如果tms引脚没有被断言，则tap控制器200保持处于jtag模式304。
44.图4是展示根据本公开的一些实施例的ict装置104的组件的框图。ict装置104包括存储器400、测试模式数据生成器402、引脚驱动器404
‑
1到404
‑
5以及比较器406。为了避免用不必要的细节模糊本发明主题，图4中省略了与传达对本发明主题的理解没有密切关系的各种功能组件。然而，本领域技术人员将容易认识到，ict装置104可以支持各种另外的功能组件，以促进本文没有具体描述的另外的功能。
45.存储器400存储测试向量数据408。测试向量数据408包括输入和输出测试向量。输入测试向量包括输入测试序列(例如，二进制序列)，所述输入测试序列将被应用于控制器115用于测试目的。输出测试向量包括通过将输入测试向量应用于控制器115而产生的预期输出。测试向量数据408可以包含从标准测试接口语言(stil)文件提取的atpg测试向量数
据，其可以由控制器115的制造商提供，或者是与bsdl文件相对应的bsdl测试向量数据。
46.测试模式数据生成器402基于测试向量数据生成测试模式数据。由测试模式数据生成器402生成的测试模式数据包含代表输入测试向量的电信号，所述输入测试向量适于pcb上的控制器115的测试引脚109
‑
1到109
‑
5上的测试点108
‑
1到108
‑
5。测试模式数据生成器402可以使用处理逻辑来实施，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。例如，测试模式数据生成器402可以包含指令集(例如，存储在存储器400中的软件)，所述指令集配置处理装置(例如，ict装置104的处理器)来生成电信号。
47.引脚驱动器404
‑
1到404
‑
5连接到pcb上的控制器115的测试点108
‑
1到108
‑
5。更具体地，引脚驱动器404
‑
1到404
‑
5连接到暴露在pcb上的控制器115的测试引脚109上的测试点108。如上所述，与一些实施例一致，引脚驱动器404
‑
1到404
‑
5可以连接到暴露在pcb上的控制器115的扫描输入引脚、扫描输出引脚、扫描启用引脚、扫描时钟引脚、扫描复位引脚和扫描控制引脚上上的测试点108。第一组引脚驱动器404
‑
1到404
‑
5将测试模式数据应用于pcb上的控制器115的测试点108。也就是说，第一组引脚驱动器404
‑
1到404
‑
5使用测试模式数据来驱动pcb上的控制器115的刺激点。作为实例，第一引脚驱动器404
‑
1可以驱动暴露在pcb上的控制器115的扫描输入引脚上的刺激点。
48.第二组引脚驱动器404
‑
1到404
‑
5读取在pcb上的控制器115的测试点108处输出的测试结果数据。作为将测试模式数据应用于控制器115的结果，测试结果数据由控制器115输出。作为实例，第二组引脚驱动器404
‑
1到404
‑
5可以读取在暴露在pcb上的控制器115的扫描输出引脚上的观察点处输出的测试结果数据。
49.比较器406将来自控制器115的测试结果数据与存储在存储器400中的输出测试向量进行比较。也就是说，比较器406将由控制器115输出的通过将测试模式数据应用于控制器115而产生的测试结果数据与将测试模式数据应用于控制器115的预期结果进行比较。比较器406提供指示将测试结果数据与输出测试向量进行比较的结果的测试结果数据。本质上，测试结果数据指示阳性或阴性测试结果。当测试结果数据与由对应的输出测试向量所表示的预期结果相匹配时，会出现阳性测试结果。当测试结果数据与由对应的输出测试向量所表示的预期结果不匹配时，会出现阴性测试结果。
50.图5是展示根据本公开的一些实施例的展示多模式测试子系统113在执行处于扫描模式时的控制器115的基于扫描的测试的方法的操作的数据流程图。在图5的上下文中，控制器115处于扫描模式，并且基于atpg测试向量生成的测试模式数据被供应给扫描输入引脚(例如，由ict装置104)。测试模式数据的位被串行扫描到扫描输入寄存器502中。串行
‑
并行转换器204对存储在扫描输入寄存器502中的位串执行串行
‑
并行转换，以为扫描链504
‑
1到504
‑
m中的每个扫描链并行加载一或多个位。
51.在扫描链504
‑
1到504
‑
m加载了来自扫描输入寄存器502的位之后，在一或多个时钟周期中捕获测试响应。所捕获的测试响应被并行移出扫描链504
‑
1到504
‑
m到达扫描输出寄存器506。并行
‑
串行转换器206对测试响应执行并行
‑
串行转换，以生成测试结果数据，所述测试结果数据在控制器115的扫描输出引脚上输出。
52.扫描控制链508控制在扫描模式内执行哪些类型的扫描测试。例如，扫描控制链508可以配置多模式测试子系统113来运行静态测试模式或执行转变故障模式操作。如所示
的，扫描控制链508取决于在扫描停止引脚、扫描启用和扫描时钟引脚上断言的信号。
53.片上时钟控制器(occ)510连接到扫描时钟引脚并从中接收扫描时钟信号。occ 510基于接收到的扫描时钟信号创建内部启动和捕获时钟信号，以促进某些基于扫描的测试操作，如转变故障模式操作。
54.为了避免用不必要的细节模糊本发明主题，图5中省略了与传达对本发明主题的理解没有密切关系的各种组件和其它细节。例如，将所述一组扫描链504
‑
1到504
‑
m结合的组合逻辑仅由扫描链之间描绘的云形状来表示。进一步地，取决于正在执行的扫描测试的类型的另外的扫描链长度由扫描链504
‑
1到504
‑
m内描绘的云形状表示。如此，技术人员将容易认识到，可以包含在图5的上下文中的各种另外的功能组件促进本文没有具体描述的另外的功能。
55.图6和7是根据本公开的一些实施例的促进根据多种测试模式对存储器子系统控制器115进行测试的示例方法600的流程图。方法600可以由处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法600由多模式测试子系统113执行。尽管以特定序列或顺序示出，但除非另有指定，否则可以修改过程的顺序。因此，所展示的实施例应被理解为只是实例，并且所展示的过程可以以不同的顺序执行，并且一些过程可以并行地执行。另外，在各个实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
56.在操作605处，处理装置在片上存储器子系统控制器处启动第一测试模式。处理装置可以在向控制器供电并且控制器上的复位被释放之后启动第一测试模式。启动第一测试模式包含根据第一引脚协议配置控制器的引脚。根据第一引脚协议配置引脚包含：分配第一引脚接收第一测试模式数据，所述第一测试模式数据是基于与第一测试模式相对应的第一协定生成的，以及分配第二引脚输出第一测试结果数据，所述第一测试结果数据是通过将第一测试模式数据应用于存储器子系统控制器而产生的。
57.在一个实例中，第一测试模式是jtag模式，所述jtag模式使得能够使用jtag测试向量对控制器进行测试。在此实例中，第一引脚协议对应于jtag引脚分配。因此，处理装置根据jtag引脚分配来配置控制器的引脚。例如，在配置引脚时，处理装置分配：第一引脚作为测试数据输入引脚接收测试模式数据，所述测试模式数据是基于jtag测试向量生成的；第二引脚作为测试数据输出引脚以对通过将基于jtag的测试模式数据应用于控制器而产生的结果数据进行测试；第三引脚作为测试模式选择引脚接收测试模式选择引脚；第四引脚作为测试时钟引脚接收测试时钟信号；以及第五引脚作为测试复位引脚接收测试复位信号。
58.在操作610处，处理装置检测存储在控制器的测试模式寄存器中的寄存器命令。寄存器命令是测试模式寄存器中的条目，用于触发处理装置将存储器子系统控制器从第一测试模式切换到第二测试模式。寄存器命令可以例如接收作为jtag命令。寄存器命令持续存在，直到发出电力循环。
59.在操作615处，处理装置基于检测到寄存器命令在存储器子系统控制器处启动第二测试模式。启动第二测试模式包含根据第二引脚协议重新配置引脚。根据第二引脚协议重新配置引脚包含改变所述一组引脚的引脚分配。在改变引脚分配时，处理装置重新分配
第一引脚接收第二测试模式数据，所述第二测试模式数据是基于与第二测试模式相对应的第二协定生成的，并且重新分配第二引脚输出第二测试结果数据，所述第二测试结果数据是通过将第二测试模式数据应用于存储器子系统控制器而产生的。
60.在一个实例中，第二测试模式是扫描模式，所述扫描模式使得能够使用atpg测试向量对控制器进行测试。在此实例中，第二引脚协议对应于atpg/扫描引脚分配。例如，在重新配置引脚时，处理装置重新分配：第一引脚作为扫描输入引脚接收测试模式数据，所述测试模式数据是基于atpg测试向量生成的；第二引脚作为扫描输出引脚对结果数据进行测试，所述结果数据是通过将基于atpg的测试模式数据应用于控制器而产生的；第三引脚作为扫描启用引脚接收扫描启用信号；第四引脚作为扫描时钟引脚接收扫描时钟信号；以及第五引脚作为扫描复位引脚接收扫描复位信号。
61.在操作620处，处理装置检测存储器子系统控制器处的电力循环。电力循环可以是断言在存储器子系统控制器处的复位信号的结果。复位信号可以通过所述一组引脚之一或者通过由存储器子系统控制器提供的单独控制机构接收。
62.如上所述，寄存器命令持续直到存储器子系统控制器的电力循环。因此，存储器子系统的电力循环从测试模式寄存器中清除寄存器命令。因此，在操作625处，处理装置将存储器子系统控制器恢复到第一测试模式(例如，jtag测试模式)。在恢复到第一测试模式时，处理装置根据第一引脚协议配置所述一组引脚。例如，处理装置可以根据jtag引脚分配来配置所述一组引脚的引脚分配。
63.在操作625处，处理装置检测所述一组引脚之一上断言的测试模式选择信号。例如，可以在分配作为测试模式选择引脚的引脚处接收测试模式选择信号。
64.在操作630处，处理装置基于检测到测试模式选择信号在存储器子系统控制器处启动第三测试模式。启动第三测试模式包含根据第三引脚协议重新配置控制器的引脚。根据第三引脚协议重新配置所述一组引脚包含：重新分配第一引脚接收第三测试模式数据，所述第三测试模式数据是基于与第三测试模式相对应的第三协定生成的，以及重新分配第二引脚输出第三测试结果数据，所述第三测试结果数据是通过将第三测试模式数据应用于存储器子系统控制器而产生的。
65.在一个实例中，第三测试模式是边界扫描模式，所述边界扫描模式使得能够使用边界扫描测试向量对控制器进行测试。在此实例中，第三引脚协议对应于边界扫描引脚分配。根据边界扫描引脚分配，分配第一引脚作为测试数据输入引脚接收测试模式数据，所述测试模式数据是基于边界扫描测试向量生成的；分配第二引脚作为测试数据输出引脚对结果数据进行测试，所述结果数据是通过将基于边界扫描的测试模式数据应用于控制器而产生的；分配第三引脚作为边界扫描模式引脚接收边界扫描模式信号；分配第四引脚作为测试时钟引脚接收测试时钟信号；并且分配第五引脚作为测试复位引脚接收测试复位信号。因此，在一些实施例中，在启动第三测试模式时，处理装置将第三引脚的引脚分配从测试模式选择引脚改变为边界扫描模式引脚。
66.如图7所示，在一些实施例中，方法600可以包含操作606、607、616、617、636和637。与这些实施例一致，操作606和607可以在操作605之后执行，其中处理装置在存储器子系统控制器处启动第一测试模式。
67.在操作606处，处理装置接收基于与第一测试模式相对应的第一协定生成的第一
测试模式数据。例如，可以基于jtag测试向量生成第一测试模式数据。可以在存储器子系统控制器的引脚处接收第一测试模式数据，所述引脚被分配作为测试数据输入引脚(例如，上文参考操作605描述的实例中的第一引脚)。
68.在操作607处，处理装置输出通过将第一测试模式数据应用于存储器子系统控制器而产生的第一测试结果数据。可以在存储器子系统控制器的引脚处输出第一测试结果数据，所述引脚被分配作为测试数据输出引脚(例如，上文参考操作605描述的实例中的第二引脚)。
69.与这些实施例一致，操作616和617可以在操作615之后执行，其中处理装置在存储器子系统控制器处启动第二测试模式。在操作616处，处理装置接收基于与第二测试模式相对应的第二约定生成的第二测试模式数据。例如，可以基于atpg测试向量生成第二测试模式数据。可以在存储器子系统控制器的引脚处接收第二测试模式数据，所述引脚被分配作为扫描输入引脚(例如，上文参考操作615描述的实例中的第一引脚)。
70.在操作617处，处理装置输出通过将第二测试模式数据应用于存储器子系统控制器而产生的第二测试结果数据。可以在存储器子系统控制器的引脚处输出第二测试结果数据，所述引脚被分配作为扫描输出引脚(例如，上文参考操作615描述的实例中的第二引脚)。
71.与这些实施例一致，操作636和637可以在操作635之后执行，其中处理装置在存储器子系统控制器处启动第三测试模式。
72.在操作636处，处理装置接收基于与第三测试模式相对应的第三协定生成的第三测试模式数据。例如，可以基于边界扫描测试向量生成第三测试模式数据。可以在存储器子系统控制器的引脚处接收第三测试模式数据，所述引脚被分配作为测试数据输入引脚(例如，上文参考操作635描述的实例中的第一引脚)。
73.在操作637处，处理装置输出通过将第三测试模式数据应用于存储器子系统控制器而产生的第三测试结果数据。可以在存储器子系统控制器的引脚处输出第三测试结果数据，所述引脚被分配作为测试数据输出引脚(例如，上文参考操作605描述的实例中的第三引脚)。
74.实例
75.实例1是一种存储器子系统控制器，其包括：一组引脚；测试模式寄存器，所述测试模式寄存器用于存储寄存器命令，所述寄存器命令用于将所述存储器子系统控制器从第一测试模式切换到第二测试模式；以及测试访问端口控制器，所述测试访问端口控制器用于执行包括以下的操作：启动所述第一测试模式，所述启动所述第一测试模式包括根据第一引脚协议配置所述一组引脚，所述根据所述第一引脚协议配置所述一组引脚包括：分配第一引脚接收第一测试模式数据，所述第一测试模式数据是基于与所述第一测试模式相对应的第一协定生成的；以及分配第二引脚输出第一测试结果数据，所述第一测试结果数据是通过将所述第一测试模式数据应用于所述存储器子系统控制器而产生的；检测存储在所述测试模式寄存器中的所述寄存器命令；以及基于检测到所述寄存器命令，启动所述第二测试模式，所述启动所述第二测试模式包括根据第二引脚协议重新配置所述一组引脚，所述根据所述第二引脚协议重新配置所述一组引脚包括：重新分配所述第一引脚接收第二测试模式数据，所述第二测试模式数据是基于与所述第二测试模式相对应的第二协定生成的；
以及重新分配所述第二引脚输出第二测试结果数据，所述第二测试结果数据是通过将所述第二测试模式数据应用于所述存储器子系统控制器而产生的。
76.实例2包括根据实例1所述的主题，其中：所述第一测试模式任选地是联合测试行动组(jtag)模式，所述jtag模式使得能够基于jtag测试向量对所述存储器子系统控制器进行测试；所述第一测试模式数据任选地是基于所述jtag测试向量生成的；所述第二测试模式任选地是扫描模式，所述扫描模式促进基于自动测试模式生成(atpg)测试向量对所述存储器子系统控制器进行测试；并且所述第二测试模式数据任选地是基于所述atpg测试向量生成的。
77.实例3包括实例1和2中任一实例所述的主题，其中：所述根据所述第一引脚协议配置所述一组引脚进一步任选地包括：分配第三引脚作为测试模式选择引脚接收测试模式选择信号；分配第四引脚作为测试复位引脚接收测试复位信号；以及分配第五引脚作为测试时钟引脚接收测试时钟信号。
78.实例4包括实例1到3中任一实例所述的主题，其中所述根据所述第二引脚协议重新配置所述一组引脚进一步任选地包括：重新分配所述第三引脚作为扫描启用引脚接收扫描启用信号；重新分配所述第四引脚作为扫描复位引脚接收扫描复位信号；以及重新分配所述第五引脚作为扫描时钟引脚接收扫描时钟信号。
79.在实例5中，根据实例1到4中任一实例所述的主题任选地进一步包括：检测所述存储器子系统控制器处的电力循环；以及基于所述存储器子系统控制器处的所述电力循环恢复到所述第一测试模式，所述恢复到所述第一测试模式包括根据所述第一引脚协议配置所述一组引脚。
80.在实例6中，根据实例1到5中任一实例所述的主题任选地进一步包括：当处于所述第一测试模式时，检测所述一组引脚中的第三引脚上断言的测试模式选择信号；以及基于检测到所述一组引脚中的所述第三引脚上断言的所述测试模式选择信号来启动第三测试模式，所述启动所述第三测试模式包括根据第三引脚协议重新配置所述一组引脚。
81.在实例7中，根据实例1到6中任一实例所述的主题任选地进一步包括：将所述一组引脚中的所述第三引脚的引脚分配从测试模式选择引脚改变为边界扫描模式引脚。
82.实例8包括根据实例1到7中任一项所述的主题，其中第三测试模式是边界扫描模式。
83.在实例9中，根据实例1到8中任一实例所述的主题任选地进一步包括：扫描输入寄存器，所述扫描输入寄存器用于存储所述第二测试模式数据，所述第二测试模式数据包括位串，所述第二测试模式被串行扫描到所述扫描输入寄存器中；串行
‑
并行转换器，所述串行
‑
并行转换器用于对所述位串执行串行
‑
并行转换，以将一或多个位加载到一组扫描链中的每个扫描链中；扫描输出寄存器，所述扫描输出寄存器用于存储从所述一组扫描链中移出的测试响应；以及并行
‑
串行转换器，所述并行
‑
串行转换器用于对所述测试响应执行并行
‑
串行转换，以生成所述第二测试结果数据。
84.实例10包括实例1到9中任一实例所述的主题，其中所述第一引脚：当处于所述第一测试模式时，接收所述第一测试模式数据；并且当处于所述第二测试模式时，接收所述第二测试模式数据；并且所述第二引脚：当处于所述第一测试模式时，输出所述第一测试结果数据；并且当处于所述第二测试模式时，输出所述第二测试结果数据。
85.实例11是一种方法，其包括：在包括一组引脚的存储器子系统控制器处启动第一测试模式，所述启动所述第一测试模式包括根据第一引脚协议配置所述一组引脚，所述根据所述第一引脚协议配置所述一组引脚包括：分配第一引脚接收第一测试模式数据，所述第一测试模式数据是基于与所述第一测试模式相对应的第一协定生成的；以及分配第二引脚输出第一测试结果数据，所述第一测试结果数据是通过将所述第一测试模式数据应用于所述存储器子系统控制器而产生的；检测存储在与所述存储器子系统控制器相关联的测试模式寄存器中的寄存器命令；以及基于检测到所述寄存器命令，在所述存储器子系统控制器处启动第二测试模式，所述启动所述第二测试模式包括根据第二引脚协议重新配置所述一组引脚，所述根据所述第二引脚协议重新配置所述一组引脚包括：重新分配所述第一引脚接收第二测试模式数据，所述第二测试模式数据是基于与所述第二测试模式相对应的第二协定生成的；以及重新分配所述第二引脚输出第二测试结果数据，所述第二测试结果数据是通过将所述第二测试模式数据应用于所述存储器子系统控制器而产生的。
86.在实例12中，根据实例11所述的主题任选地进一步包括：当处于所述第一测试模式时，在所述第一引脚处接收所述第一测试模式数据，所述第一测试模式数据是基于与所述第一测试模式相对应的第一协定生成的；当处于所述第一测试模式时，在所述第二引脚处输出第一测试结果数据，所述第一测试结果数据是通过将所述第一测试模式数据应用于所述存储器子系统控制器而产生的；当处于所述第二测试模式时，在所述第一引脚处接收所述第二测试模式数据，所述第二测试模式数据是基于与所述第二测试模式相对应的第二协定生成的；以及当处于所述第二测试模式时，在所述第二引脚处输出所述第二测试结果数据，所述第二测试结果数据是通过将所述第二测试模式数据应用于所述存储器子系统控制器而产生的。
87.实例13包括实例11和12中任一实例所述的主题，其中所述第一测试模式任选地是联合测试行动组(jtag)模式，所述jtag模式使得能够基于jtag测试向量对所述存储器子系统控制器进行测试；所述第一测试模式数据任选地是基于所述jtag测试向量生成的；所述第二测试模式任选地是扫描模式，所述扫描模式促进基于自动测试模式生成(atpg)测试向量对所述存储器子系统控制器进行测试；并且所述第二测试模式数据任选地是基于所述atpg测试向量生成的。
88.实例14包括实例11到13中任一实例所述的主题，其中：所述根据所述第一引脚协议配置所述一组引脚进一步任选地包括：分配第三引脚作为测试模式选择引脚接收测试模式选择信号；分配第四引脚作为测试复位引脚接收测试复位信号；以及分配第五引脚作为测试时钟引脚接收测试时钟信号；并且其中所述根据所述第二引脚协议重新配置所述一组引脚任选地进一步包括：重新分配所述第三引脚作为扫描启用引脚接收扫描启用信号；重新分配所述第四引脚作为扫描复位引脚接收扫描复位信号；以及重新分配所述第五引脚作为扫描时钟引脚接收扫描时钟信号。
89.在实例15中，根据实例11到14中任一实例所述的主题任选地进一步包括：检测所述存储器子系统控制器处的电力循环；以及基于所述存储器子系统控制器处的所述电力循环恢复到所述第一测试模式，所述恢复到所述第一测试模式包括根据所述第一引脚协议配置所述一组引脚。
90.在实例16中，根据实例11到15中任一实例所述的主题任选地进一步包括：当处于
所述第一测试模式时，检测所述一组引脚中的第三引脚上断言的测试模式选择信号；以及基于检测到所述一组引脚中的所述第三引脚上断言的所述测试模式选择信号来启动第三测试模式，所述启动所述第三测试模式包括根据第三引脚协议重新配置所述一组引脚。
91.在实例17中，根据实例11到16中任一实例所述的主题任选地进一步包括：将所述一组引脚中的所述第三引脚的引脚分配从测试模式选择引脚改变为边界扫描模式引脚。
92.实例18包括根据实例11到17中任一项所述的主题，其中第三测试模式是边界扫描模式。
93.在实例19中，根据实例11到18中任一实例所述的主题任选地进一步包括：将与所述第二测试模式数据相对应的位串串行扫描到扫描输入寄存器中；对所述位串执行串行
‑
并行转换，以将一或多个位加载到一组扫描链中的每个扫描链中；将测试响应移出所述一组扫描链；以及对所述测试响应执行并行
‑
串行转换以生成所述第二测试结果数据。
94.实例20是一种系统，其包括：存储器组件；以及处理装置，所述处理装置操作性地耦接到所述存储器组件，所述处理装置被配置成执行包括以下的操作：在包括一组引脚的存储器子系统控制器处启动第一测试模式，所述启动所述第一测试模式包括根据第一引脚协议配置所述一组引脚；当处于所述第一测试模式时，在第一引脚处接收第一测试模式数据，所述第一测试模式数据是基于与所述第一测试模式相对应的第一协定生成的；当处于所述第一测试模式时，在第二引脚处输出第一测试结果数据，所述第一测试结果数据是通过将所述第一测试模式数据应用于所述存储器子系统控制器而产生的；检测存储在与所述存储器子系统控制器相关联的测试模式寄存器中的寄存器命令；基于检测到所述寄存器命令，在所述存储器子系统控制器处启动第二测试模式，所述启动所述第二测试模式包括根据第二引脚协议重新配置所述一组引脚；当处于所述第二测试模式时，在所述第一引脚处接收第二测试模式数据，所述第二测试模式数据是基于与所述第二测试模式相对应的第二协定生成的；以及当处于所述第二测试模式时，在所述第二引脚处输出第二测试结果数据，所述第二测试结果数据是通过将所述第二测试模式数据应用于所述存储器子系统控制器而产生的。
95.图8展示了其中可以执行指令集以使机器执行本文所讨论的任何一个或多个方法的计算机系统800的示例机器。在一些实施例中，计算机系统800可以对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦接到或利用存储器子系统(例如，图1的存储器子系统110)，或可以用于执行控制器(例如，控制器115)或ict装置104的操作(例如，以执行对应于多模式测试子系统113的操作)。在替代性实施例中，机器可以连接(例如，联网)到局域网(lan)、内联网、外联网和/或互联网中的其它机器。机器可以在客户端
‑
服务器网络环境中以服务器或客户端机器的身份进行操作，在对等(或分布式)网络环境中作为对等机器进行操作，或在云计算基础设施或环境中作为服务器或客户端机器进行操作。
96.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或桥接器或能够(顺序地或以其它方式)执行指定所述机器要采取的动作的指令集的任何机器。进一步地，尽管展示了单个机器，但是术语“机器”还应被视为包含单独地或联合地执行一个指令集(或多个指令集)以执行本文所讨论的方法中的任何一或多种方法的机器的任何集合。
97.示例计算机系统800包含通过总线830彼此通信的处理装置802、主存储器804(例
如，rom、闪速存储器、dram，如sdram或兰巴斯(rambus)dram(rdram)等)、静态存储器806(例如，闪速存储器、静态随机存取存储器(sram)等)和数据存储系统818。
98.处理装置802表示一或多个通用处理装置，如微处理器、中央处理单元等。更具体地，处理装置802可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或者实施其它指令集的处理器，或者实施指令集组合的处理器。处理装置802也可以是一或多个专用处理装置，如asic、fpga、数字信号处理器(dsp)、网络处理器等。处理装置802被配置成执行用于执行本文中所讨论的操作和步骤的指令826。计算机系统800可以进一步包含通过网络820通信的网络接口装置808。
99.数据存储系统818可以包含其上存储有使本文所描述的方法或功能中的任何一或多种方法或功能的一或多个指令集826或软件具体化的机器可读存储媒体824(也称为计算机可读媒体)。在由计算机系统800执行指令826期间，所述指令还可以完全地或至少部分地驻留在主存储器804内和/或处理装置802内，主存储器804和处理装置802还构成机器可读存储媒体824。机器可读存储媒体824、数据存储系统818和/或主存储器804可以对应于图1的存储器子系统110。
100.在一个实施例中，指令826包含用于实施与ict装置104相对应的功能(例如，测试模式数据生成器402的功能)的指令。虽然在示例实施例中示出的机器可读存储媒体824是单个媒体，但是术语“机器可读存储媒体”应被认为包含存储所述一或多个指令集826的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码由计算机系统800执行的指令集826并使计算机系统800执行本公开的方法中的任何一或多种方法的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不局限于固态存储器、光学媒体和磁性媒体。
101.已经在对计算机存储器内的数据位的操作的算法和符号表示方面呈现了前面详细描述的说明的一些部分。这些算法描述和表示是由数据处理领域的技术人员用来向本领域的其它技术人员最有效地传递其工作实质的方式。算法在此处并且通常被认为是产生期望结果的操作的自相一致序列。操作是需要对物理量进行物理操纵的操作。通常但不一定，这些量采取能够被存储、组合、比较和以其它方式操纵的电信号或磁信号的形式。已经证明，主要出于通用的原因，有时将这些信号称为位、值、元素、符号、字符、术语、数字等是便利的。
102.然而，应当记住的是，这些和类似术语中的全部术语将与适当的物理量相关联并且仅是应用于这些量上的方便标签。本公开可以是指计算机系统800或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置对在计算机系统800的寄存器和存储器内表示为物理(电子)量的数据进行操纵，并将其转换为在计算机系统800的存储器或寄存器或其它此类信息存储系统内以类似方式表示为物理量的其它数据。
103.本公开还涉及一种用于执行本文的操作的设备。此设备可以被专门构造用于预期目的，或者所述设备可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，所述计算机可读存储媒体如但不限于任何类型的磁盘，包含各自耦接到计算机系统总线的软盘、光盘、cd
‑
rom和磁光盘、rom、ram、eprom、eeprom、磁卡或光卡或者适于存储电子指令的任何类型的媒体。
104.本文所呈现的算法和显示并非固有地与任何特定的计算机或其它设备相关。各种
通用系统可以与根据本文的教导的程序一起使用，或者可以证明，构造用于执行所述方法的更具专用性的设备是方便的。用于各种这些系统的结构将如以上描述中阐述的那样显现。另外，本公开不参考任何特定编程语言进行描述。应理解，可以使用各种编程语言来实施如本文描述的本公开的教导。
105.本公开可以以计算机程序产品或软件的形式提供，所述计算机程序产品或软件可以包含具有存储于其上的指令的机器可读媒体，所述指令可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如rom、ram、磁盘存储媒体、光学存储媒体、闪速存储器组件等。
106.在前述说明书中，已经参考其具体示例实施例对本公开的实施例进行描述。将显而易见的是，在不脱离如以下权利要求中阐述的本公开的实施例的更广泛的范围的情况下，可以对其进行各种修改。因此，说明书和附图被认为是说明性意义的，而不是限制性意义的。