数字逻辑装置的制作方法

本发明涉及电子信息
技术领域：
，尤其是涉及一种数字逻辑装置。
背景技术：
：目前，还没有一款可以集合多个玩家，并集趣味性和益智性为一身的“取数”游戏装置，因此，本发明提供了一种数字逻辑装置。技术实现要素：本发明的目的在于提供一种数字逻辑装置，旨在解决现有技术中的上述问题。本发明提供一种数字逻辑装置，包括：玩家显示模块、数字显示模块、选组控制模块、取数控制模块、获胜提示模块、玩家控制模块以及初始值设置模块，具体地：玩家显示模块，与玩家控制模块连接，用于在玩家控制模块的控制下，进行当前玩家显示；数字显示模块，用于进行多组待取数字和减法计数结果的显示；选组控制模块，与玩家控制模块和取数控制模块连接，用于在玩家控制模块确定当前玩家后，阻断或者导通与玩家控制模块的连接，完成选组控制，并将选组结果通知给取数控制模块；取数控制模块，与所述选组模块和所述数字显示模块连接，用于接收到选组结果后，根据输入信息和数字显示模块中所选组的信息，完成减法计数功能，最多减至0；获胜提示模块，与所述数字显示模块和所述玩家控制模块连接，用于从玩家控制模块获取的当前玩家，并判断数字显示模块中待取数字是否全部为“0”，如果满足上述两个条件，则提示当前玩家获胜；玩家控制模块，与选组控制模块和玩家显示模块连接，用于根据用户选择键的输入，控制玩家依次进行游戏；初始值设置模块，用于与所述数字显示模块连接，用于控制数字显示模块的置数与计数功能，当数字显示模块处于置数功能时，实现任意十进制数的预置数值，完成预置数值设置功能。采用本发明实施例，通过逻辑门和计数器等简单的电子器件实现了取数游戏的数字逻辑装置，集趣味和益智为一体。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。附图说明为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例的数字逻辑装置的示意图；图2是本发明实施例的数字逻辑装置的结构示意图；图3是本发明实施例的可逆计数器74ls192功能示意图；图4是本发明实施例的数码显示器dcd_hex的功能示意图；图5是本发明实施例的四输入或门逻辑符号的示意图；图6是本发明实施例的三输入或非门逻辑符号的示意图；图7是本发明实施例的二输入与门的逻辑符号的示意图；图8是本发明实施例的二输入与非门的逻辑符号的示意图；图9是本发明实施例的三输入与门的逻辑符号的示意图；图10是本发明实施例的非门的逻辑符号的示意图；图11是本发明实施例的加法计数器74ls161功能示意图；图12是本发明实施例的二输入或门的逻辑符号的示意图；图13是本发明实施例的数字逻辑装置电路整体仿真电路示意图；图14是本发明实施例的数字显示模块的当前玩家显示的仿真电路示意图；图15是本发明实施例的数字显示模块的待取数字显示仿真电路示意图；图16是本发明实施例的选组控制模块的仿真电路示意图；图17是本发明实施例的取数控制模块的仿真电路示意图；图18是本发明实施例的获胜提示模块的仿真电路示意图；图19是本发明实施例的防作弊仿模块的仿真电路示意图；图20是本发明实施例的玩家控制模块的仿真电路示意图；图21是本发明实施例的待取数字电路的仿真电路示意图；图22是本发明实施例的认输模块的仿真电路示意图；图23a是本发明实施例的玩家1显示模块的示意图；图23b是本发明实施例的玩家2显示模块的示意图；图23c是本发明实施例的玩家3显示模块的示意图；图23d是本发明实施例的玩家4显示模块的示意图；图24是本发明实施例的待取数字“765”显示示意图；图25是本发明实施例的玩家“1”对第二组数取数结果的示意图；图26是本发明实施例的玩家“4”同时对两组数进行取数的示意图；图27是本发明实施例的玩家“2”在待取数字为“0、1、1”时认输的示意图；图28是本发明实施例的提示玩家“3”为赢家的示意图。具体实施方式下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。根据本发明实施例，提供了一种数字逻辑装置，图1是本发明实施例的数字逻辑装置的示意图，该数字逻辑装置用于执行取数游戏，在对本发明实施例的技术方案进行说明之前，首先对取数游戏的具体规则进行解释：假设甲、乙、丙、丁四名玩家轮流交替进行“取数”游戏；每人每次仅可选择三组待取数字(“7、6、5”)中的任意一组，即“选组”；玩家对“选组”成功的待取数字进行“取数”，直至该组数字显示为0；取到最后一组非0数字的玩家为获胜方。其中，取数是指：对待取数字进行递减的功能，每次最多将本组数字取至显示为0。选组是指：任意从三组待取数字中选择其中一组数字，且每人每次仅能选择一次。如图1所示，根据本发明实施例的数字逻辑装置具体包括：数字显示模块10，与玩家控制模块连接，用于在玩家控制模块的控制下，进行当前玩家显示；具体地，数字显示模块10包括多组相互连接的计数器和数码显示器，用于通过多组第二计数器和所述第二数码显示器进行多组待取数字和减法计数结果的显示；其中，数字显示模块10具体包括三组相互连接的计数器和数码显示器，在一个实施例中，可以包括三组互相连接的计数器和数码显示器用于显示三组待取数字和减法计数结果。需要说明的是，当前玩家是指当前正处于游戏状态的玩家。选组控制模块11，与玩家控制模块14和取数控制模块12连接，用于在玩家控制模块确定当前玩家后，阻断或者导通与玩家控制模块的连接，完成选组控制，并将选组结果通知给取数控制模块；选组控制模块11具体包括逻辑开关，用于在玩家控制模块确定当前玩家后，通过与所述第二计数器连接的逻辑开关的断开闭合，阻断或者导通所述第二计数器与玩家控制模块的连接，完成选组控制，并将选组结果通知给取数控制模块；所述选组控制模块11具体包括：分别与所述三个四输入或门连接的三组逻辑开关。也就是说，用户通过选组控制模块11的开关或按键实现三组待取数字中任意一组的选择。取数控制模块12，与所述选组模块11和所述数字显示模块10连接，用于接收到选组结果后，根据输入信息和数字显示模块中所选组的信息，完成减法计数功能，最多减至0，取数控制模块12具体包括四输入或门和取数按键，用于接收到选组结果后，根据所述取数按键的输入数值和数字显示模块中所选组的数值，通过所述四输入或门控制相应组的第二计数器完成减法计数功能，最多减至0；所述取数控制模块12具体包括：计数器及与其连接的三个四输入或门，和相应所需脉冲源。也就是说，取数控制模块12控制“取数”过程中，选待取数字能够实现递减，最多减至0，且未被选择的待取数字保持不变。获胜提示模块13，与所述数字显示模块10和所述玩家控制模块14连接，用于从玩家控制模块获取的当前玩家，并判断数字显示模块中待取数字是否全部为“0”，如果满足上述两个条件，则提示当前玩家获胜，获胜提示模块13具体包括第一组合逻辑门电路和表示玩家是否获胜的提示模块，用于通过第一组合逻辑门电路从玩家控制模块获取的当前玩家，并判断数字显示模块中待取数字是否全部为“0”，如果同时满足上述两个条件，则通过所述提示模块提示当前玩家获胜；其中，所述第一组合逻辑门电路具体包括：三个或门、一个或非门、以及三个与门的逻辑连接。玩家控制模块14，与选组控制模块11连接，用于根据用户选择键的输入，控制玩家依次进行游戏，玩家控制模块14具体包括第二组合逻辑门电路和用户选择键，用于根据用户选择键的输入，通过所述第二组合逻辑门电路控制玩家依次进行游戏；所述第二组合逻辑门电路具体包括：两个非门和三个与门逻辑连接。也就是说，当一方玩家结束本次“取数”后，玩家控制模块14控制其他玩家依次进入可“选组”状态。初始值设置模块15，用于与所述数字显示模块10连接，用于控制数字显示模块的置数与计数功能，当数字显示模块处于置数功能时，实现任意十进制数的预置数值，完成预置数值设置功能，初始值设置模块15具体包括逻辑开关、多组相互连接的加法计数器和按键开关，用于通过所述逻辑开关控制数字显示模块的第二计数器的置数与计数功能，当所述第二计数器处于置数功能时，通过所述加法计数器和按键开关为对应所述第二计数器实现任意十进制数的预置数值，完成预置数值设置功能。其中，所述初始值设置模块15具体包括逻辑开关、以及三组相互连接的加法计数器和按键开关。在一个实例中，三位待取数字初始值可设置为任意十进制数(“0-9”)。玩家显示模块18，与玩家控制模块14连接，用于在玩家控制模块的控制下，进行当前玩家显示，玩家显示模块18具体包括相互连接的第一计数器和第一数码显示器，用于在玩家控制模块的控制下，通过第一计数器和所述第一数码显示器进行当前玩家显示。此外，本发明实施例的上述装置还可以进一步包括：防作弊模块16，与所述选组控制模块连接，用于当从选组控制模块获取玩家进行大于一组取数的操作时，完成防作弊功能，阻止错误操作，重新进行选组和取数，防作弊模块16具体包括第三组合逻辑门电路，用于当从选组控制模块获取玩家进行大于一组取数的操作时，通过所述第三组合逻辑门电路完成防作弊功能，重新进行选组和取数。其中，所述第三组合逻辑门电路具体包括：三个二输入与非门和一个三输入与门逻辑连接。也就是说，防作弊模块16防止玩家同时对两组及以上待取数字“取数”。认输模块17，与所述数字显示模块和所述玩家控制模块连接，用于从所述玩家控制模块获取当前玩家，并发送清零指令，控制数字显示模块的对应显示清零，确定获胜玩家并通知玩家显示模块显示获胜玩家，认输模块17具体包括多组认输按键和二输入或门，用于从所述玩家控制模块获取当前玩家，并通过认输按键断开和闭合向所述第二计数器发送清零指令，控制为对应的数码显示器清零，并通过二输入或门确定获胜玩家并通知所述第一计数器，通过所述第一计数器显示获胜玩家。也就是说，通过认输模块17实现认输功能，用户通过按键显示下一玩家获胜，结束本次游戏。以下结合附图，对本发明实施例的上述技术方案进行详细说明。本发明实施例中，通过计数器实现“取数”游戏过程中的数字递减，利用七段数码显示器完成数字显示，提供了一个允许四名玩家参与的数字逻辑“取数”游戏电路，该数字逻辑装置的结构示意图如图2所示，具体地：一、玩家显示模块18：在本发明实施例中，可以采用可逆计数器74ls192，其功能示意图如图3所示，其功能表如表1所示，在图3中，～load为置数端，clr为清零端，up为加计数端，down为减计数端，～co为非同步进位端，～bo为非同步借位端，a、b、c、d为计数器的预置数输入端，qa、qb、qc、qd为计数器的输出端。表1可逆计数器74ls192的功能表由可逆计数器74ls192的功能表可知：当清除端clr为高电平“1”时，不管其他输入为什么状态，计数器输出直接清零。当clr为低电平“0”，置数端～load为低电平“0”时，计数器处于预置数状态，预置数“a、b、c、d”经输入端a、b、c、d到输出端qa、qb、qc、qd进行显示。当clr为低电平“0”，置数端～load为高电平“1”时，执行计数功能。执行加计数时，减计数端down接高电平“1”，加计数端up输入单次脉冲，在脉冲上升沿到来时进行十进制加法计数；进行减法计数，加计数端up接高电平“1”，减计数端down输入单次脉冲，在脉冲上升沿到来时进行十进制减法计数。可逆计数器74ls192加计数器的从0开始计数的十进制状态转换如表2所示，可逆计数器74ls192减计数器的从9开始计数的十进制状态转换如表3所示。表2可逆计数器74ls192加计数器的状态转换表表3可逆计数器74ls192减计数器的状态转换表dcd_hex数码显示器的功能示意图如图4所示dcd_hex数码显示器的功能表如表4所示。表4数码显示器dcd_hex功能表本发明实施例利用74ls192可逆计数器与dcd_hex数码显示器对应连接实现“1～4”的循环计数，进而完成玩家显示功能。当数码显示器显示为“1”时则表示玩家1处于“游戏”状态，可以进行“选组”和“取数”。同时，其他玩家为“等待”状态。以此类推，当数码显示器分别显示“2”、“3”、“4”时，分别表示玩家2、玩家3、玩家4可进行游戏。当数码显示器显示为“0”时则表示游戏处于未开始状态。二、数字显示模块10：所选用的器件包括：可逆计数器74ls192和dcd_hex数码显示器，两器件原理与玩家显示模块18的器件原理相同，不再累述。待取数字显示通过三个可逆计数器74ls192的输出分别与三个dcd_hex数码显示器连接，完成游戏进行过程中三位待取数字的实时显示功能。三、选组控制模块11：所用电子器件为：逻辑开关，闭合时所连电路导通状态，断开时所连电路处于断路状态。在本发明实施例中，三个可逆计数器74ls192分别与三个逻辑开关共同确定待取数字的“选组”控制功能。利用任意选择三个逻辑开关中的一个闭合，使玩家控制模块14与相应可逆计数器74ls192导通，完成选择三位待取数字中的一位数字的控制功能，以备“取数”。四、取数控制模块12：所用的电子器件包括：四输入或门，其逻辑符号如图5所示，功能表如表5所示。表5四输入或门功能表由四输入或门功能表可知，当四个输入端中有一个为高电平“1”时，输出就为高电平“1”；只有当四个输入都为低电平“0”时，输出才为低电平“0”。取数控制模块12通过三个可逆计数器74ls192与三个四输入或门逻辑组合完成减法计数功能，最多减至显示为“0”。五、获胜提示模块13：所用电子器件包括：三输入或非门，其逻辑符号如图6所示，功能表如表6所示。表6三输入或非门的功能表由三输入或非门功能表可知，当三个输入端中有一个为高电平“1”，输出就为低电平“0”；只有当三个输入都为低电平“0”，输出才为高电平“1”。二输入与门的逻辑符号如图7所示，功能表如表7所示：表7二输入与门的功能表由二输入与门功能表可知，当两个输入端中有一个为低电平“0”，输出就为低电平“0”；只有当两个输入都为高电平“1”，输出才为高电平“1”。通过可逆计数器和三个或门、一个或非门和三个与门进行逻辑组合设计完成获胜提示功能，当满足待取数字全部为“0”与处于游戏状态的玩家，两条件全部满足时，通过组合逻辑门电路和表示玩家的小灯泡的点亮进行获胜提醒，其余玩家的小灯泡均处于熄灭状态。六、防作弊模块16：所用电子器件包括：二输入与非门，其逻辑符号如图8所示，功能表如表8所示。表8二输入与非门的功能表由二输入与非门功能表可知，当两个输入端中有一个为低电平“0”时，输出就为高电平“1”，只有当两个输入都为高电平“1”，输出才为低电平“0”。三输入与门，其逻辑符号如图9所示，功能表如表9所示。表9三输入与门的功能表由三输入与门功能表可知，当三个输入端中有一个为低电平“0”时，输出就为低电平“0”，只有当三个输入都为高电平“1”，输出才为高电平“1”。根据三个二输入与非门和一个三输入与门进行逻辑组合设计完成防作弊功能，当玩家选择大于一位取数时，通过组合逻辑门电路和可逆计数器74ls192完成防作弊功能，游戏取数重新开始。七、玩家控制模块14：所用电子器件包括：按键开关，按下时所连电路导通状态，松开时所连电路处于断路状态，四输入或门和二输入与门在上面已经描述在此不再赘述，非门的逻辑符号如图10所示，功能表如表10所示。表10非门的功能表非门的输入非门的输出ay0110由非门功能表可知，当输入端为低电平“0”时，输出为高电平“1”，当输入端为高电平“1”，输出为低电平“0”。利用可逆计数器74ls192和两个非门、三个与门对应连接控制玩家取数按键能否“取数”，当玩家取数完成后，通过按键控制可逆计数器74ls192以及两个非门、三个与门组成的电路使玩家依次进行游戏。八、初始值设置模块15：所选用的电子器件包括：按键开关、逻辑开关上述已经进行了详细说明，在此不再赘述，加法计数器74ls161功能示意图如图11所示，其功能表如表11所示，如图11所示，～clr为计数器的清零端，～load为置数端，enp和ent为使能端，clk为脉冲输入端，rco为进位输出端，a、b、c、d为计数器的预置数输入端，qa、qb、qc、qd为计数器的输出端。表11加计数器74ls161功能表由加法计数器74ls161的功能表可知：当清除端～clr为低电平“0”时，不管其他输入为什么状态(“×”代表高电平“1”或低电平“0”的任意状态)，计数器输出直接清零。当～clr为高电平“1”，置数端～load为低电平“0”时，计数器处于预置数状态，预置数“a、b、c、d”经输入端d、c、b、a到输出端qd、qc、qb、qa进行显示。当～clr为高电平“1”，置数端～load为高电平“1”且ent·etp＝1时，执行计数功能。当～clr为高电平“1”，置数端～load为高电平“1”，ent·etp＝0时，计数器将保持原来的状态不变，当qd、qc、qb、qa满足进位输出时rco＝1。本发明实施例利用逻辑开关控制可逆计数器74ls192的置数与计数功能，当可逆计数器处于置数功能时，利用三个加法计数器74ls161结合三个按键开关为对应的三个可逆计数器74ls192实现任意十进制数的预置数值，由此来完成预置数值设置功能。九、认输模块17：所选用的器件包括：按键开关，在上面已经详细说明，在此不再累述。二输入或门的逻辑符号如图12所示，功能表如表12所示。表12二输入或门功能表由二输入或门功能表可知，当两个输入端中有一个为高电平“1”时，输出就为高电平“1”，只有当两个输入都为低电平“0”时，输出才为低电平“0”。本发明实施例利用按键开关为三组可逆计数器74ls192进行清零从而实现认输模块的设计。此外，本发明实施例采用nimultisim对上述数字逻辑装置进行仿真。使用multisim14.0软件连接计数器、数码显示器驱动显示及基本的门电路组成的数字逻辑“取数”游戏电路的整体仿真如图13所示。该电路是由计数器、数码显示器驱动显示、基本的门电路、逻辑开关、按键开关以及小灯泡组成，计数器选用74ls192十进制同步可逆计时器以及74ls161四位二进制可预置同步加计数器组成。其中数字显示模块10是用74ls192组成的四进制的循环计数器来完成。74ls161计数器和必要的基本门电路完成状态转换的功能。由74ls192以及必要的门电路做成数字逻辑“取数”游戏的取数模块。由三个74ls161和取数模块74ls192连接，为其提供初始值的设置。玩家显示模块18要求在游戏开始后计数器从1到4循环计数。因此计数器设置为四进制的计数器，即1→2→3→4→1的循环状态。然后，将74ls192计数器的输出端与dcd_hex数码显示器的输入端口对应连接即可。当玩家显示为“0”时，表示未开始游戏。仿真电路如图14所示。玩家的切换由按键开关“玩家切换”控制。在游戏开始时三个数码显示器需要显示待取数字的初始值，以及取数过程中它们需要对待取数值进行实时的显示。在玩家对其中的某一位数进行取数时，数码显示器需要显示出待取数字减少的过程。例如，玩家选择待取数为“6”的一位进行取数，使待取数字变为“2”，而其实数码显示器的依次经历了显示“6”、“5”、“4”、“3”、“2”的数字递减变化过程，此次取数最终减至“2”为止，仿真电路如图15所示。选组控制模块11由三个逻辑开关完成，当其中一个开关闭合时，玩家就可以对相应的“位”进行取数，当三组开关都处于断开状态时，玩家将无法取数，仿真电路如图16所示。取数控制模块12：某一玩家在进行游戏的过程中，通过取数按键将待取数字初始值依次进行递减计数，如有待取数字变为“0”时，玩家将不能对该位的数字进行取数，仿真电路如图17所示。获胜提示模块13：当三位数的初始值都被取为“0”时，最后进行的玩家即为赢家，同时该玩家对应的小灯泡被点亮，表示该玩家获胜，仿真电路如图18所示。防作弊模块16：当玩家选择两位数进行“取数”时，使计数器的待取数值返回到初始值“7、6、5”，仿真电路如图19所示。玩家控制模块14：玩家在进行游戏的过程中每次只允许一位玩家进行取数，即当其中一个玩家进行“取数”时，其他玩家的“取数”按键为失效的状态，仿真电路如图20所示。初始值设置模块15：玩家可以随意的设置游戏的初始值。初始值为0～9的任意的数，例如“7、6、5”。游戏的初始值则由计数器74ls161提供，仿真电路如图21所示。认输模块17：玩家想要认输时，可以通过认输按键提前结束游戏，同时提示对应的下一位玩家获胜，仿真电路如图22所示。通过上述电路结构组合而成的数字逻辑装置，玩家“1～4”显示功能仿真如图23(a)～(d)所示，待取数字设置为“7、6、5”对待取数字显示如图24所示。当初始值设置为“7、6、5”时玩家“1”对第二位取数，全部取完，剩余显示为“0”。玩家“1”可以正常对第二位数进行“取数”，如图25所示。经验证测试，其他玩家可依次进行“选组”与“取数”的游戏过程。为了防止作弊，当玩家“4”同时对两组数进行取数后，待取数变为初始值“7、6、5”，如图26所示。玩家“2”进行取数时，待取数字为“0、1、1”，玩家“2”认输如图27所示，提醒玩家“3”为赢家，如图28所示，在本发明实施例中，会采用不同颜色的小灯的点亮来提示提醒玩家“3”为赢家，例如，对应赢家的小灯会显示黄色、红色、或者绿色等。综上所述，本发明实施例的技术方案通过采用基本的逻辑器件的组合，实现了数字逻辑装置，能够兼顾趣味性和益智性。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页12