扇出封装结构及其形成方法与流程

1.本发明的实施例涉及扇出封装结构及其形成方法。


背景技术：

2.目前后芯片工艺的扇出型衬底上芯片(focos)结构中，具有填充材料易发生破裂的问题，其判定因填充材料(underfill)在高温的过程中材料膨胀而导致填充材料与芯片【例如，特定应用集成电路(asic)芯片及高带宽存储器(high bandwidth memory,hbm)】之间接口产生分层及裂纹进而往下破坏至线路层。
3.另外，目前封装件若有整合被动组件(例如，电容器件)的需求，会将被动组件组装至衬底上，此设计会造成电容的电荷需透过衬底线路径经线路层才能传至芯片，由于整个线路较长，易造成电荷损失，使产品电性性能降低。若将被动元建设至于线路层上，则会增加整体线路层上封装件的尺寸。


技术实现要素：

4.针对相关技术中存在的问题，本发明的目的在于提供扇出封装结构及其形成方法，以提升扇出封装结构的性能。
5.本技术的实施例提供一种扇出封装结构，包括：线路层；第一芯片和第二芯片，位于所述线路层上；加强结构，位于所述线路层上，所述加强结构包围所述第一芯片和所述第二芯片的侧壁，所述加强结构具有图案化电路，所述图案化电路电连接至所述线路层。
6.在一些实施例中，相比于所述第二芯片，所述图案化电路离所述第一芯片更近。
7.在一些实施例中，所述图案化电路为电容电路或电感电路。
8.在一些实施例中，所述图案化电路位于所述加强结构的底面处并且面向所述线路层。
9.在一些实施例中，还包括：互连件，所述图案化电路通过所述互连件电连接至所述线路层。
10.在一些实施例中，还包括：填充材料，位于所述加强结构的内侧壁与所述第一芯片和所述第二芯片的侧壁之间。
11.在一些实施例中，所述加强结构固定在所述线路层上。
12.在一些实施例中，加强结构与所述线路层围成腔，所述第一芯片和所述第二芯片位于所述腔中，所述加强结构覆盖所述第一芯片和所述第二芯片的上表面。
13.在一些实施例中，加强结构具有多个导热孔，所述多个导热孔位于所述第一芯片和所述第二芯片上方。
14.在一些实施例中，导热孔内包括导热材料。
15.在一些实施例中，导热材料是金属材料。
16.在一些实施例中，导热孔的内侧壁上还包括种子层，所述种子层包围所述导热材料。
17.在一些实施例中，位于所述第一芯片上方的所述导热孔的涵盖面积大于位于所述第二芯片上方的所述导热孔的涵盖面积。
18.本技术的实施例提供一种形成扇出封装结构的方法，包括：提供基底；对所述基底执行图案化工艺以形成加强结构；将所述加强结构设置在线路层上，所述加强结构包围所述线路层上的第一芯片和第二芯片的侧壁，所述加强结构电连接至所述线路层。
19.在一些实施例中，图案化工艺包括形成电容电路或电感电路。
20.在一些实施例中，在所述基底中形成容置空间，所述第一芯片和所述第二芯片位于所述容置空间中。
21.在一些实施例中，容置空间与所述线路层围成腔，所述加强结构还覆盖所述第一芯片和所述第二芯片的顶面。
22.在一些实施例中，图案化工艺包括形成位于所述基底中的导热孔。
23.在一些实施例中，还包括：形成位于所述加强结构和所述第一芯片和所述第二芯片结构中的填充材料。
24.在一些实施例中，填充材料还位于所述加强结构和所述线路层之间，所述填充材料包封所述加强结构的外侧壁的部分。
附图说明
25.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
26.图1至图9示出了本技术的扇出封装结构的形成过程。
27.图10至图13示出了本技术的扇出封装结构的不同实施例。
具体实施方式
28.为更好的理解本技术实施例的精神，以下结合本技术的部分优选实施例对其作进一步说明。
29.本技术的实施例将会被详细的描示在下文中。在本技术说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本技术的基本理解。本技术的实施例不应该被解释为对本技术的限制。
30.如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“大体上”相同。
31.在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本技术以特定的方向建构或操作。
32.另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
33.再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
34.参见图1，提供基底10，基底10加强整个结构的牢固性。在一些实施例中，基底10为硅晶圆。
35.参见图2，对基底10进行蚀刻，以在基底10的两侧形成多个沟槽20。
36.参见图3，在多个沟槽20中形成第一线路结构30。
37.参见图4，在第一线路结构30上形成第二线路结构40。第一线路结构30和第二线路结构40组合为图案化电路42,。在一些实施例中，图案化电路42为电容电路或电感电路。
38.参见图5，在基底10中形成容置空间50。至此，形成了本技术的加强结构52。
39.参见图6，在线路层60上形成第一芯片62和第二芯片64。在一些实施例中，线路层60为扇出(fan out)线路层。在一些实施例中，线路层60为重布线线路层(rdl)。
40.参见图7，将加强结构52形成在线路层60上。容置空间50成为由加强结构52和线路层60围成的腔的部分。粘合层70位于第一芯片62和第二芯片64的顶面及加强结构之间的腔72中。在一些实施例中，加强结构52包括可图案化材料。在一些实施例中，加强结构52包括硅。
41.参见图8，将填充材料80填充在腔72中，填充材料80.还包覆加强结构52的部分侧壁。
42.参见图9，使用模制化合物90包封加强结构52和线路层60。
43.参见图10，在一些实施例中，在加强结构52的顶面处形成多个导热孔100。在一些实施例中，导热孔100包括接触基底10的种子层以及位于种子层中的导热材料。
44.参见图11，在一些实施例中，执行平坦化工艺使得模制化合物90、加强结构52与第一芯片62和第二芯片64的顶面持平。
45.参见图12，在一些实施例中，第一芯片62和第二芯片64为不同芯片，在第一芯片62上方的导热孔100的数量多于在第二芯片64上方的导热孔100的数量。
46.参见图13，在一些实施例中，蚀刻去除位于第一芯片62和第二芯片64之间的填充材料80，并且分离位于第一芯片62和第二芯片64上方的加强结构52。
47.本技术的实施例提供了加强结构52，将此加强结构52放置在芯片上方，经由热制程后，利用此加强结构52抑制结构延伸张力，防止材料接口发生破裂，有效的抑制芯片膨胀问题。加强结构52还包括图案化电路42，图案化电路42连接至线路层60。本技术的实施例不同于以往将电容器整合至基板上，电荷需透过基板的线路路径才会传至芯片，此过程会造
成电荷损失，使产品性能降低。本技术的实施例将图案化电路42整合为直接连接线路层60(扇出线路层)，减少了电荷的传递距离，使扇出封装结构实现更佳的效能。
48.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。