显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年4月22日提交的第10
‑
2020
‑
0048851号韩国专利申请的优先权、以及从其产生的所有权益，该韩国专利申请的内容通过引用以其整体并入本文中。
技术领域
3.一个或多个实施方式涉及一种显示装置，并且更具体地，涉及一种包括具有增加的电子或空穴的迁移率的薄膜晶体管的显示装置。


背景技术：

4.显示装置可视地显示数据。显示装置可以用于诸如移动电话的小尺寸产品或诸如电视的大尺寸产品中。
5.显示装置包括多个像素，所述多个像素接收电信号并发射光以向外部显示图像。像素中的每个包括发光元件。例如，有机发光显示装置包括有机发光二极管作为发光元件。通常，在有机发光显示装置中，薄膜晶体管和有机发光二极管布置在衬底上，并且有机发光二极管自身发光。
6.近来，随着显示装置的使用已增加，已经开发了用于改善其质量的各种设计。


技术实现要素：

7.在现有的显示装置中，薄膜晶体管中的电子或空穴的迁移率不适于显示装置的高速驱动。
8.为了解决包括以上问题的各种问题，一个或多个实施方式包括这样的显示装置：其包括具有增加的电子或空穴的迁移率的薄膜晶体管。然而，该目的仅是示例，并且本公开的范围不由此限制。
9.另外的方面将在随后的说明书中部分地阐述，并且部分地将从说明书中显而易见，或者可以通过本公开的所呈现的实施方式的实践而习得。
10.根据一个或多个实施方式，显示装置包括：第一半导体层，布置在衬底上并且包括第一沟道区、第一源极区和第一漏极区；第一应变器，布置在衬底和第一半导体层之间，并且在平面图中与第一源极区重叠；第二应变器，布置在衬底和第一半导体层之间，并且在平面图中与第一漏极区重叠，其中第二应变器与第一应变器间隔开；栅极绝缘层，布置在第一半导体层上；以及第一栅电极，布置在栅极绝缘层上并且在平面图中与第一半导体层重叠。
11.显示装置还可以包括：缓冲层，布置在衬底和第一应变器之间，并且限定第一凹槽和第二凹槽，其中，第一应变器的一部分可以被掩埋在第一凹槽中，以及第二应变器的一部分可以被掩埋在第二凹槽中。
12.显示装置还可以包括：缓冲层，布置在衬底和第一应变器之间，并且限定暴露衬底的一部分的第一通孔和第二通孔，其中，第一应变器的一部分可以被掩埋在第一通孔中，以及第二应变器的一部分可以被掩埋在第二通孔中。
13.在厚度方向上从衬底的底表面到第一沟道区的顶表面的距离可以小于从衬底的底表面到第一源极区的顶表面的距离。
14.第一薄膜晶体管可以包括第一半导体层和第一栅电极，其中第一薄膜晶体管可以是开关薄膜晶体管。
15.第一应变器和第二应变器中的每个可以具有压缩膜应力。
16.第一应变器中的材料的颗粒之间的距离和第二应变器中的材料的颗粒之间的距离各自可以大于第一半导体层中的材料的颗粒之间的距离。
17.根据一个或多个实施方式，显示装置包括：第一半导体层，布置在衬底上并且包括第一沟道区、第一源极区和第一漏极区；第三应变器，布置在衬底和第一半导体层之间，并且在平面图中与第一半导体层重叠；第一栅极绝缘层，布置在第一半导体层上；以及第一栅电极，布置在第一栅极绝缘层上，并且在平面图中与第一半导体层重叠；其中，第一半导体层中的材料的颗粒之间的距离不同于第三应变器中的材料的颗粒之间的距离。
18.显示装置还可以包括：第二半导体层，布置在衬底上并包括第二沟道区、第二源极区和第二漏极区；第二栅极绝缘层，布置在第一栅极绝缘层和第一栅电极上；以及第二栅电极，布置在第二栅极绝缘层上并且在平面图中与第二半导体层重叠，其中，第一栅极绝缘层可以布置在第二半导体层上。
19.第一薄膜晶体管可以包括第一半导体层和第一栅电极，并且第二薄膜晶体管可以包括第二半导体层和第二栅电极，其中第一薄膜晶体管可以是开关薄膜晶体管，并且第二薄膜晶体管可以是驱动薄膜晶体管。
20.显示装置还可以包括：第二半导体层，布置在衬底上，并包括第二沟道区、第二源极区和第二漏极区；第四应变器，布置在衬底和第二半导体层之间，并且在平面图中与第二半导体层重叠，其中第四应变器可以与第三应变器间隔开；以及第二栅电极，布置在第一栅极绝缘层上并且在平面图中与第二半导体层重叠；其中，第二半导体层中的材料的颗粒之间的距离不同于第四应变器中的材料的颗粒之间的距离。
21.第三应变器和第四应变器可以被图案化。
22.显示装置还可以包括：第五应变器，布置在第二半导体层上且在平面图中与第二半导体层重叠，其中，第五应变器与第三应变器和第四应变器间隔开。
23.第四应变器和第五应变器可以具有不同类型的膜应力。
24.第三应变器和第四应变器可以各自具有压缩膜应力，并且第五应变器可以具有拉伸膜应力。
25.第三应变器可以包括被孤离的图案。
26.第三应变器可以具有压缩或拉伸膜应力。
27.第三应变器中的材料的颗粒之间的距离可以大于第一半导体层中的材料的颗粒之间的距离。
28.根据一个或多个实施方式，显示装置包括：第二半导体层，布置在衬底上并包括硅半导体材料；第一栅极绝缘层，布置在第二半导体层上；第二栅电极，布置在第一栅极绝缘层上并且在平面图中与第二半导体层重叠；绝缘层，布置在第二栅电极上；第三半导体层，布置在绝缘层上并包括第三沟道区、第三源极区和第三漏极区，其中第三半导体层包括氧化物半导体材料；第六应变器，布置在绝缘层和第三半导体层之间并且在平面图中与第三
半导体层重叠；第二栅极绝缘层，布置在第三半导体层上；以及第三栅电极，布置在第二栅极绝缘层上并且在平面图中与第三半导体层重叠，其中，第三半导体层中的材料的颗粒之间的距离不同于第六应变器中的材料的颗粒之间的距离。
29.第六应变器可以具有拉伸膜应力。
30.通过附图、权利要求和详细描述，本公开的其它方面、特征和有益效果将变得更好理解。
附图说明
31.根据以下结合附图的描述，本公开的特定实施方式的以上和其它方面、特征和有益效果将变得更加显而易见，在附图中：
32.图1是示出根据实施方式的显示装置的示意性平面图；
33.图2是根据实施方式的显示装置中的像素的等效电路图；
34.图3是示出根据实施方式的显示装置的一部分的示意性剖视图；
35.图4是示出根据实施方式的显示装置的一部分的示意性剖视图；
36.图5是示出根据实施方式的显示装置的一部分的示意性剖视图；
37.图6是示出根据实施方式的空穴的迁移率的变化的曲线图；
38.图7a和图7b是示出根据实施方式的显示装置的一部分的示意性剖视图；
39.图8是示出根据实施方式的显示装置的一部分的示意性剖视图；
40.图9是示出根据实施方式的显示装置的一部分的示意性剖视图；
41.图10是示出根据实施方式的显示装置的一部分的示意性剖视图；以及
42.图11是示出根据实施方式的显示装置的一部分的示意性剖视图。
具体实施方式
43.现在将详细描述实施方式，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。在该方面，所呈现的实施方式可以具有不同的形式，并且不应被解释为限于本文中所阐述的描述。因此，下面通过参考附图仅对这些实施方式进行描述，以说明本说明书的方面。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。在本公开全文中，表述“a、b或c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部、或其变形。
44.由于本公开允许多种变化和多个实施方式，因此将在附图中示出特定实施方式并以书面描述对这些特定实施方式进行详细描述。参考用于说明一个或多个实施方式的附图，以便获得充分的理解、其优点以及通过实施实现的目的。然而，实施方式可以具有不同的形式，并且不应被解释为限于本文中所阐述的描述。
45.下面将参考附图更详细地描述示例性实施方式。不管图号如何，相同或对应的那些部件被赋予相同的附图标记，并且省略了多余的说明。
46.尽管可以使用诸如“第一”、“第二”等的术语来描述各种部件，但这些部件不限于以上术语。以上术语仅用于将一个部件与另一部件区分开。
47.除非在上下文中具有明显不同的含义，否则以单数使用的表述涵盖复数的表述。
48.在本说明书中，将理解的是，术语“包括”、“具有”和“包含”旨在指示本说明书中所
公开的特征、数量、步骤、动作、部件、部分或其组合的存在，并且不旨在排除一个或多个其它特征、数量、步骤、动作、部件、部分或其组合可能存在或可能被添加的可能性。
49.将理解的是，当层、区域或部件被称为“形成在”另一层、区域或部件“上”时，其可直接或间接地形成在另一层、区域或部件上。即，例如，可以存在介于中间的层、区域或部件。将理解的是，当元件被称为与另一元件“重叠”时，其可以与该元件完全或部分地重叠。
50.为了便于说明，可以夸大附图中的部件的尺寸。换言之，由于为了便于说明而任意地示出了附图中的部件的尺寸和厚度，因此以下实施方式不限于此。
51.当特定实施方式可以不同地实施时，可以与所描述的顺序不同地执行特定的处理顺序。例如，两个连续描述的过程可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
52.在本说明书中，短语“a和/或b”表示a、b或a和b。此外，短语“a和b中的至少一个”表示a、b或a和b。
53.在下面的实施方式中，当层、区域或元件等被称为被“连接”时，将理解的是，它们可以直接连接，或者在层、区域或元件之间可以存在介于中间的部分。例如，当层、区域或元件等被称为“电连接”时，它们可以直接电连接，或者层、区域或元件可以间接电连接，并且可以存在介于中间的部分。
54.x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
55.图1是示出根据实施方式的显示装置1的示意性平面图。
56.参考图1，显示装置1包括显示图像的显示区域da和不显示图像的非显示区域nda。显示装置1可以通过使用从显示区域da发射的光向外部提供图像。
57.显示装置1包括衬底100。衬底100可以包括玻璃或聚合物树脂。包括聚合物树脂的衬底100可以具有柔性、可卷曲或可弯曲的性质。衬底100可以具有多层结构，其包括具有上述聚合物树脂的层和无机层(未示出)。
58.尽管图1示出了显示装置1的显示区域da具有矩形形状的示例，但是根据本发明的公开内容不限于此。在另一实施方式中，显示区域da可以具有圆形形状、椭圆形形状或诸如三角形形状或五边形形状的多边形形状。此外，尽管图1示出了显示装置1是平板显示装置的示例，但是在另一实施方式中，显示装置1可以实施成不同的形式，诸如柔性、可折叠或可卷曲的显示装置。
59.作为根据实施方式的显示装置1，将描述有机发光显示装置作为示例。然而，根据本发明的显示装置1不限于此。在另一实施方式中，显示装置1可以是无机发光显示装置(或无机电致发光(“el”)显示装置)或诸如量子点发光显示装置的显示装置。例如，设置在显示装置1中的显示元件的发射层可以包括有机材料、包括无机材料、包括量子点、包括有机材料和量子点、包括无机材料和量子点、或包括有机材料、无机材料和量子点。
60.包括诸如有机发光二极管的各种显示元件的像素px可以布置在衬底100的显示区域da中。在显示区域da中设置有多个像素px，并且多个像素px可以布置成诸如条纹布置、pentile布置和马赛克(mosaic)布置的多种形式，以实现图像。在下文中，在本说明书中，像素px表示发射具有不同颜色的光的子像素，并且像素px中的每个可以是例如红色(r)子像素、绿色(g)子像素和蓝色(b)子像素中的一个。此外，每个像素px还可以包括诸如薄膜晶体
管(“tft”)和电容器的元件。
61.非显示区域nda是不提供图像的区域，并且可以包括扫描驱动器、数据驱动器等，其提供待施加到显示区域da的像素px的电信号，并且还包括传递电力(诸如，驱动电压和公共电压)的电力线。
62.图2是根据实施方式的显示装置中的像素px的等效电路图。
63.参考图2，每个像素px包括连接到扫描线sl和数据线dl的像素电路pc、以及连接到像素电路pc的有机发光二极管oled。
64.像素电路pc包括驱动tft t1、开关tft t2和存储电容器cst。开关tft t2连接到扫描线sl和数据线dl，并且配置成响应于通过扫描线sl输入的扫描信号sn，将通过数据线dl输入的数据信号dm传递到驱动tft t1。
65.存储电容器cst连接到开关tft t2和驱动电压线pl，并且存储与从开关tft t2接收的电压和被提供到驱动电压线pl的驱动电压elvdd之间的差对应的电压。
66.驱动tft t1可以连接到驱动电压线pl和存储电容器cst，并且可以根据存储在存储电容器cst中的电压值来控制从驱动电压线pl流到有机发光二极管oled的驱动电流。有机发光二极管oled可以根据驱动电流发光，并且光的亮度可以由驱动电流确定。
67.尽管图2示出了像素电路pc包括两个tft和一个存储电容器，但是根据本发明的本公开不限于此。例如，在另一实施方式中，像素电路pc可以包括三个或更多个tft和/或两个或更多个存储电容器。在又一实施方式中，像素电路pc可以包括七个tft和一个存储电容器。
68.图3至图5是各自示出了根据实施方式的显示装置的一部分的示意性剖视图，并且图6是示出根据实施方式的空穴的迁移率的变化的曲线图。图4和图5对应于从图3的实施方式部分修改的实施方式，并且因此，将基于图3进行描述。将主要针对与图3的不同之处来描述图4和图5。
69.参考图3，显示装置1(参考图1)包括布置在衬底100上的第一tft tft1、存储电容器cst和有机发光二极管oled(其是显示元件)。显示装置1还可以包括第二tft tft2。
70.在本实施方式中，第一tft tft1可以包括第一半导体层a1和第一栅电极g1。第一半导体层a1包括第一沟道区c1、第一源极区s1和第一漏极区d1。在这种情况下，第一应变器st1和第二应变器st2可以布置在第一半导体层a1下方。第一应变器st1可以在平面图中与第一源极区s1的至少一部分重叠，并且第二应变器st2可以在平面图中与第一漏极区d1的至少一部分重叠。
71.在下文中，将根据堆叠顺序参考图3更详细地描述显示装置1中的配置。
72.衬底100可以包括玻璃或聚合物树脂。聚合物树脂的示例可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、乙酸丙酸纤维素等。包括聚合物树脂的衬底100可以具有柔性、可卷曲或可弯曲的性质。衬底100可以具有多层结构，其包括具有上述聚合物树脂的层和无机层(未示出)。
73.缓冲层111可以减少或阻挡异物、水分或外部空气从衬底100的下部分渗透，并且可以在衬底100上提供平坦表面。缓冲层111可以包括无机材料(诸如，氧化物或氮化物)、有机材料或有机
‑
无机合成物，并且可以具有无机材料和有机材料的单层结构或多层结构。
74.阻挡层(未示出)可以进一步包括在衬底100和缓冲层111之间。阻挡层可以用于防止或减少杂质从衬底100等渗入第一半导体层a1和第二半导体层a2。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或有机
‑
无机合成物，并且可以具有无机材料和有机材料的单层结构或多层结构。
75.第一半导体层a1和第二半导体层a2可以布置在缓冲层111上。第一半导体层a1和第二半导体层a2可以各自包括非晶硅或多晶硅。在另一实施方式中，第一半导体层a1和第二半导体层a2可以各自包括选自由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)构成的组中的至少一种的氧化物。
76.第一半导体层a1可以包括第一沟道区c1以及分别布置在第一沟道区c1的相对侧上的第一源极区s1和第一漏极区d1。第一半导体层a1可以包括单层或多层。尽管第一半导体层a1已经作为参考层进行了描述，但是相同的描述适用于第二半导体层a2。即，第二半导体层a2可以包括第二沟道区c2、以及分别布置在第二沟道区c2的相对侧上的第二源极区s2和第二漏极区d2。
77.在实施方式中，第一应变器st1和第二应变器st2可以布置在衬底100和第一半导体层a1之间。
78.第一应变器st1和第二应变器st2可以彼此间隔开。第一应变器st1在平面图中可以与第一半导体层a1的第一源极区s1的至少一部分重叠，并且第二应变器st2在平面图中可以与第一半导体层a1的第一漏极区d1的至少一部分重叠。第一应变器st1和第二应变器st2中的每个可以被图案化并且可以包括被孤离的图案。即，第一应变器st1和第二应变器st2中的每个可以具有岛形状。
79.当第一应变器st1布置在第一半导体层a1下方时，在厚度方向上从衬底100的底表面到第一沟道区c1的顶表面的距离d1可以小于在厚度方向上从衬底100的底表面到第一源极区s1的顶表面的距离d2。这里，“厚度方向”表示与限定衬底100的主表面(例如，底表面)平面垂直的方向。在图3中，厚度方向对应于垂直方向。此外，如图3中所示，由于第一应变器st1不与第一源极区s1完全重叠，而仅与第一源极区s1的一部分重叠，因而从衬底100的底表面到第一源极区s1的顶表面的距离d2可以是可变的。例如，从衬底100的底表面到第一源极区s1的顶表面的距离d2可以沿着朝向第一沟道区c1的方向减小。即，第一源极区s1的顶表面可以具有台阶。虽然第一应变器st1和第一源极区s1已作为参考进行了描述，但相同的描述适用于第二应变器st2和第一漏极区d1。
80.在图3中，第一应变器st1具有梯形形状，但是在另一实施方式中，第一应变器st1可以具有不同的形状，诸如圆形形状、椭圆形形状或诸如三角形形状或五边形形状的多边形形状。
81.第一应变器st1中的材料的颗粒之间的距离和第二应变器st2中的材料的颗粒之间的距离各自可以不同于第一半导体层a1中的材料的颗粒之间的距离。即，第一应变器st1和第二应变器st2可以包括与第一半导体层a1的材料不同的材料。
82.第一应变器st1和第二应变器st2可以包括硅锗(sige)、硅氮化物(sin
x
)、硅碳(sic)或硼氧化物(bo
x
)等。作为另一示例，第一应变器st1和第二应变器st2可以包括iii
‑
v族化合物。iii
‑
v族化合物可以从以下项中选择：选自由gan、gap、gaas、gasb、aln、alp、
alas、alsb、inn、inp、inas、insb及其混合物构成的组中的二元化合物；选自由ganp、ganas、gansb、gapas、gapsb、alnp、alnas、alnsb、alpas、alpsb、ingap、innp、innas、innsb、inpas、inpsb及其混合物构成的组中的三元化合物；以及选自由gaalnas、gaalnsb、gaalpas、gaalpsb、gainnp、gainnas、gainnsb、gainpas、gainpsb、inalnp、inalnas、inalnsb、inalpas、inalpsb、gaalnp及其混合物构成的组中的四元化合物。
83.可以在衬底100上布置栅极绝缘层113以覆盖第一半导体层a1和第二半导体层a2。栅极绝缘层113可以包括氧化硅(sio2)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)、或氧化锌(zno2)等。
84.第一栅电极g1可以布置在栅极绝缘层113上以与第一半导体层a1的至少一部分重叠，并且第二栅电极g2可以布置在栅极绝缘层113上以与第二半导体层a2的至少一部分重叠。
85.在实施方式中，如图3中所示，存储电容器cst可以包括第一电极ce1和第二电极ce2，并且可以与第二tft tft2重叠。例如，第二tft tft2的第二栅电极g2可以用作存储电容器cst的第一电极ce1。可选地，存储电容器cst可以不与第二tft tft2重叠，并且可以单独存在。
86.第一层间绝缘层115和第二层间绝缘层117可以堆叠在栅极绝缘层113上。第一层间绝缘层115可以覆盖存储电容器cst的第一电极ce1，并且第二层间绝缘层117可以覆盖存储电容器cst的第二电极ce2。第一层间绝缘层115和第二层间绝缘层117可以包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2、或zno2等。
87.存储电容器cst的第二电极ce2与第一电极ce1重叠，且第一层间绝缘层115位于第二电极ce2和第一电极ce1之间，从而形成电容。在这种情况下，第一层间绝缘层115可以用作存储电容器cst的电介质层。
88.源电极、漏电极和数据线(未示出)可以布置在第二层间绝缘层117上。
89.源电极、漏电极和数据线可以包括导电材料(其包括钼(mo)、铝(al)、铜(cu)、或钛(ti)等)，并且可以各自具有包括以上材料的单层结构或多层结构。例如，源电极、漏电极和数据线可以各自包括ti/al/ti的多层结构。源电极和漏电极可以通过接触孔连接到第一半导体层a1的第一源极区s1和第一漏极区d1以及第二半导体层a2的第二源极区s2和第二漏极区d2。
90.源电极和漏电极可以被无机保护层(未示出)覆盖。无机保护层可以包括单层或多层，包括sin
x
和sio
x
。可以引入无机保护层以覆盖和保护布置在第二层间绝缘层117上的一些布线。
91.平坦化层119可以布置成覆盖源电极和漏电极，并且可以包括用于将第二tft tft2连接到像素电极210的接触孔。
92.平坦化层119可以包括单层或多层(其包括有机材料)，并且可以提供平坦的顶表面。平坦化层119可以包括通用聚合物(例如，苯并环丁烯(“bcb”)、聚酰亚胺、六甲基二硅氧烷(“hmdso”)、聚甲基丙烯酸甲酯(“pmma”)或聚苯乙烯(“ps”))、具有酚基团的聚合物衍生物、基于丙烯酸的聚合物、基于酰亚胺的聚合物、基于芳基醚的聚合物、基于酰胺的聚合物、基于氟的聚合物、基于对二甲苯的聚合物、基于乙烯醇的聚合物或其共混物。
93.有机发光二极管oled可以布置在平坦化层119上。有机发光二极管oled包括像素
电极210、包括有机发射层的中间层220和相对电极230。
94.像素电极210可以是(半)透射电极或反射电极。在一些实施方式中，像素电极210可以包括反射层(其包括ag、mg、al、pt、pd、au、ni、nd、ir、cr或其化合物)、以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由氧化铟锡(“ito”)、氧化铟锌(“izo”)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(“igo”)和氧化铝锌(“azo”)构成的组中的至少一个。在一些实施方式中，像素电极210可以包括ito/ag/ito。
95.在衬底100的显示区域da中，可以在平坦化层119上布置像素限定层121。此外，像素限定层121增加了像素电极210的边缘和像素电极210上的相对电极230之间的距离，以防止在像素电极210的边缘处生成电弧。
96.像素限定层121可以包括选自由聚酰亚胺、聚酰胺、丙烯酸树脂、bcb和苯酚树脂构成的组中的一种或多种有机绝缘材料，并且可以通过旋涂方法等制造。
97.中间层220可以布置在由像素限定层121限定的开口中，并且可以包括有机发射层。有机发射层可以包括有机材料，其包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发射层可以包括低分子量有机材料或高分子量有机材料，并且在有机发射层下方和上方，可以选择性地进一步布置诸如空穴传输层(“htl”)、空穴注入层(“hil”)、电子传输层(“etl”)和电子注入层(“eil”)的功能层。
98.相对电极230可以是透射电极或反射电极。在一些实施方式中，相对电极230可以是透明或半透明电极，并且可以包括具有低功函数的金属薄膜，该金属薄膜包括li、ca、lif/ca、lif/al、al、ag、mg或其化合物。此外，诸如ito、izo、zno或in2o3的透明导电氧化物(“tco”)层可以进一步布置在金属薄膜上。相对电极230可以遍及显示区域da地布置，并且可以布置在中间层220和像素限定层121上。相对电极230可以相对于多个有机发光二极管oled一体地形成，以对应于多个像素电极210。
99.因为有机发光二极管oled(其是有机发光装置)可能容易被来自外部的水分或氧气损坏，所以封装层(未示出)可以覆盖有机发光二极管oled以保护有机发光二极管oled。封装层覆盖显示区域da并且可以延伸到非显示区域nda的至少一部分。封装层可以包括第一无机封装层、有机封装层和第二无机封装层。
100.在本实施方式中，第一应变器st1和第二应变器st2可以布置在第一半导体层a1下方。第一应变器st1可以与第一源极区s1的至少一部分重叠，且第二应变器st2可以与第一漏极区d1的至少一部分重叠。这将参考图3的配置以及根据图6的实施方式的与空穴的迁移率的变化有关的数据进行详细描述。
101.布置在第一半导体层a1下方的第一应变器st1中的材料的晶格尺寸可以不同于第一半导体层a1中的材料的晶格尺寸。即，第一应变器st1中的材料的颗粒之间的距离可以不同于第一半导体层a1中的材料的颗粒之间的距离。例如，第一应变器st1中的材料的颗粒之间的距离可以大于第一半导体层a1中的材料的颗粒之间的距离。在这种情况下，第一应变器st1中的材料可以是sige或sin
x
，并且第一半导体层a1中的材料可以是多晶硅。虽然第一应变器st1已作为示例进行了描述，但相同的描述适用于第二应变器st2。
102.第一应变器st1和第二应变器st2可以各自具有膜应力。膜应力表示薄膜层的每单位面积的力的大小，并且压缩应力或拉伸应力是膜应力的一种类型。压缩应力是在推动薄膜的方向上的力，并且可以是在薄膜向下弯曲的方向上的力。另一方面，拉伸应力是在拉动
薄膜的方向上的力，并且可以是在薄膜沿其向上弯曲的方向上的力。
103.在实施方式中，当第一半导体层a1是p型半导体层时，第一应变器st1可以具有压缩应力。在这种情况下，第一应变器st1中的材料的颗粒之间的距离可以大于第一半导体层a1中的材料的颗粒之间的距离。作为另一示例，当第一半导体层a1是n型半导体层时，第一应变器st1可以具有拉伸应力。在这种情况下，第一应变器st1中的材料的颗粒之间的距离可以小于第一半导体层a1中的材料的颗粒之间的距离。在这种情况下，第一应变器st1中的材料可以是sic或bo
x
。虽然第一应变器st1已作为示例进行了描述，但相同的描述适用于第二应变器st2。
104.参考图6，当通过压缩或拉伸半导体层而使半导体层变形时，空穴迁移率可能根据半导体层的张力而发生变化。图6示出了半导体层是p型半导体层的情况。
105.在图6中，当半导体层的张力为负时，半导体层的长度通过压缩半导体层而减小。相反，当半导体层的张力是正值时，半导体层的长度通过半导体层的拉伸而增加。半导体层的长度可以在与限定衬底100的主表面平面平行的方向(即，垂直于厚度方向的方向)上测量。可以看出的是，当半导体层的张力是约
‑
0.5％时，半导体层中的空穴的迁移率增加约14％至约19％。可选地，可以看出的是，当半导体层的张力是约 0.5％时，半导体层中的空穴的迁移率不改变。
106.当半导体层是p型半导体层时，p型半导体层的多数载流子是空穴。在这种情况下，当半导体层的张力具有负值时，即，当半导体层被压缩时，半导体层中的颗粒之间的间隙变窄。例如，半导体层中的多晶硅之间的间隙变窄，并且有利于空穴的移动。因此，当半导体层是p型半导体层时，半导体层的压缩增加了半导体层中的空穴的迁移率。可以看出的是，这与图6中的数据是一致的。
107.在图6中，示出了半导体层是p型半导体层的情况作为示例，但是相同的描述也适用于半导体层是n型半导体层的情况。当半导体层是n型半导体层时，多数载流子是电子，并且当拉伸半导体层时，半导体层中的电子的迁移率增加。这与半导体层是p型半导体层的情况相反。当半导体层的张力为正时，即，当半导体层被拉伸时，半导体层中的颗粒之间的间隙加宽。例如，半导体层中的多晶硅之间的间隙被加宽，并且有利于电子的移动。因此，当半导体层是n型半导体层时，半导体层的拉伸增加了半导体层中的电子的迁移率。
108.根据实施方式，第一应变器st1和第二应变器st2可以布置在第一半导体层a1下方。第一应变器st1可以与第一源极区s1的至少一部分重叠，且第二应变器st2可以与第一漏极区d1的至少一部分重叠。在这种情况下，由于第一应变器st1，在厚度方向上，从衬底100的底表面到第一源极区s1的顶表面的距离d2可以大于从衬底100的底表面到第一沟道区c1的顶表面的距离d1，并且因此，可以从第一源极区s1向第一沟道区c1施加物理力。类似地，由于第二应变器st2，从衬底100的底表面到第一漏极区d1的顶表面的距离可以大于从衬底100的底表面到第一沟道区c1的顶表面的距离d1，并且因此，可以从第一漏极区d1向第一沟道区c1施加物理力。即，当第一应变器st1和第二应变器st2被布置在第一半导体层a1下方时，第一沟道区c1可能由于结构特性而被压缩。因此，如图6中所示，当第一沟道区c1被压缩时，第一半导体层a1中的空穴的迁移率增加。通过包括具有增加的空穴迁移率的第一半导体层a1的第一tft tft1，可以减小扫描信号的脉冲宽度，并且可以增加驱动频率，从而实现高速驱动。
109.此外，第一应变器st1可以具有压缩膜应力，并且这种情况对应于第一应变器st1中的材料的颗粒之间的距离大于第一半导体层a1中的材料的颗粒之间的距离的情况。换言之，第一应变器st1中的材料的晶格尺寸可以大于第一半导体层a1中的材料的晶格尺寸。即，第一应变器st1中的材料的晶体尺寸可以大于第一半导体层a1中的材料的晶体尺寸。例如，第一应变器st1可以包括sige，并且第一半导体层a1可以包括多晶硅。sige的晶格尺寸大于多晶硅的晶格尺寸。
110.在这种情况下，具有不同晶格尺寸的sige和多晶硅在第一应变器st1的上部分和形成在其上的第一半导体层a1之间的界面处相遇，并且具有比sige小的晶格尺寸的多晶硅被延展以匹配sige的晶格尺寸。即，多晶硅的晶格尺寸可以通过周围不同材料的晶格来改变。因为第一应变器st1被布置成与第一源极区s1的至少一部分重叠，所以根据上述原理，在第一源极区s1的与第一应变器st1接触的表面上多晶硅的晶格尺寸增加。由于在第一源极区s1的与第一应变器st1相邻的部分中多晶硅的晶格尺寸增加，因而第一源极区s1的与第一沟道区c1相邻的部分被压缩。虽然第一应变器st1已作为示例进行了描述，但相同的描述适用于第二应变器st2。
111.即，由于第一应变器st1中的材料的颗粒之间的距离和第二应变器st2中的材料的颗粒之间的距离各自不同于第一半导体层a1中的材料的颗粒之间的距离，所以第一沟道区c1可以被压缩。因此，可以进一步压缩第一沟道区c1，且可以进一步增加第一半导体层a1中的空穴的迁移率。随着空穴迁移率的增加，扫描信号的脉冲宽度可以减小，并且因为驱动频率可以增加，所以能够进行高速驱动。
112.在实施方式中，第一应变器st1和第二应变器st2可以仅布置在从第一tft tft1和第二tft tft2中选择的第一tft tft1的第一半导体层a1下方。当像素电路pc(参见图2)包括两个tft和一个存储电容器时，第一tft tft1可以是开关tft t2(参见图2)，并且第二tft tft2可以是驱动tft t1(参见图2)。作为另一示例，当像素电路pc包括七个tft和一个存储电容器时，第一tft tft1可以对应于除了驱动tft t1之外的其余tft。即，第一应变器st1和第二应变器st2可以选择性地布置在除了驱动tft t1之外的其余tft的半导体层下方。通过这种方式，可以改善开关tft t2的导通/截至特性，同时保持与驱动tft t1的输入电压有关的输出电流值。即，可以在保持有机发光二极管oled的亮度的同时进行高速驱动。
113.作为比较性示例，可以选择tft中的一些，并且可以不在所选择的tft下方布置应变器。即，应变器可以布置在衬底的整个表面上而不被图案化。布置在衬底的整个表面上的应变器可以具有压缩应力或拉伸应力。当应变器具有压缩应力时，可以向衬底的整个表面施加力，并且包括衬底的整个面板可以被凹入地弯曲。
114.然而，如在实施方式中那样，当第一应变器st1和第二应变器st2被选择性地布置在除了驱动tft t1之外的其余tft的半导体层下方时，由于第一应变器st1和第二应变器st2没有布置在衬底100的整个表面上，所以衬底100部分地经受压缩应力或拉伸应力。因此，包括衬底100的整个面板不被弯曲。此外，扫描信号的脉冲宽度可以通过第一tft tft1(在其中空穴迁移率通过第一沟道区c1的压缩而增加)减小，并且驱动频率可以增加，从而实现高速驱动。当第一tft tft1是开关tft t2时，导通/截止特性被改善，并且能够进行高速驱动。
115.在实施方式中，如图4中所示，缓冲层111可以限定第一凹槽f1和第二凹槽f2，并且
第一应变器st1的一部分可以掩埋在第一凹槽f1中，并且第二应变器st2的一部分可以掩埋在第二凹槽f2中。
116.在另一实施方式中，如图5中所示，缓冲层111可以限定第一通孔h1和第二通孔h2，并且第一应变器st1的一部分可以掩埋在第一通孔h1中，并且第二应变器st2的一部分可以掩埋在第二通孔h2中。
117.当缓冲层111限定凹槽或通孔时，可以调整第一应变器st1和第二应变器st2在厚度方向上的厚度，并且因此，可以调整第一应变器st1和第二应变器st2的体积。当缓冲层111没有限定凹槽或通孔(参见图3)时，第一应变器st1和第二应变器st2相对薄，并且第一应变器st1和第二应变器st2的体积相对小。可选地，当缓冲层111限定通孔(参见图5)时，第一应变器st1和第二应变器st2相对厚，并且第一应变器st1和第二应变器st2的体积相对大。
118.因为第一应变器st1和第二应变器st2具有压缩应力或拉伸应力，所以可以根据第一应变器st1和第二应变器st2的厚度来调整压缩应力或拉伸应力的大小。例如，当缓冲层111限定第一通孔h1和第二通孔h2时，第一应变器st1的一部分被掩埋在第一通孔h1中，并且第二应变器st2的一部分被掩埋在第二通孔h2中，第一应变器st1和第二应变器st2在厚度方向上的厚度在前述实施方案中可以是最厚的，并且压缩应力或拉伸应力的大小在前述实施方式中也可以是最大的。
119.图7a和图7b是示出根据实施方式的显示装置的一部分的示意性剖视图，并且图8是示出根据实施方式的显示装置的一部分的示意性剖视图。在图7a、图7b和图8中，与图3中的附图标记相同的附图标记表示与图3中的构件相同的构件，并且将省略对其的重复描述。
120.参考图7a，显示装置包括布置在衬底100上的第一tft tft1、存储电容器cst和有机发光二极管oled(其是显示元件)。在这种情况下，在第一tft tft1的第一半导体层a1下方可以布置第三应变器st3，以与第一半导体层a1至少部分地重叠。
121.第三应变器st3可以包括sige、sin
x
、sic、bo
x
、或iii
‑
v族化合物等。第三应变器st3可以被图案化并且可以包括被孤离的图案。即，第三应变器st3可以具有岛形状。
122.第一tft tft1可以是除了驱动tft t1(参见图2)之外的其余tft中的一个。例如，第一tft tft1可以是开关tft t2(参见图2)。
123.在图3中，彼此间隔开的第一应变器st1和第二应变器st2被布置在第一半导体层a1下方。然而，在图7a中，第三应变器st3可以布置成与第一半导体层a1的第一沟道区c1、第一源极区s1和第一漏极区d1重叠。在这种情况下，第一半导体层a1中的材料的颗粒之间的距离和第三应变器st3中的材料的颗粒之间的距离可以彼此不同。
124.在实施方式中，第三应变器st3可以具有压缩或拉伸膜应力。例如，当第一半导体层a1是p型半导体层时，第三应变器st3可以具有压缩应力。在这种情况下，第三应变器st3中的材料的颗粒之间的距离可以大于第一半导体层a1中的材料的颗粒之间的距离。在这种情况下，第三应变器st3中的材料可以是sige或sin
x
，并且第一半导体层a1中的材料可以是多晶硅。作为另一示例，当第一半导体层a1是n型半导体层时，第三应变器st3可以具有拉伸应力。在这种情况下，第三应变器st3中的材料的颗粒之间的距离可以小于第一半导体层a1中的材料的颗粒之间的距离。在这种情况下，第三应变器st3中的材料可以是sic或bo
x
。
125.当第三应变器st3中的材料的颗粒之间的距离大于第一半导体层a1中的材料的颗
粒之间的距离时，具有不同晶格尺寸的颗粒在第三应变器st3的上部分和形成在其上的第一半导体层a1之间的界面处相遇，第一半导体层a1中的材料被延展以匹配第三应变器st3中的材料的晶格尺寸。即，第一半导体层a1中的材料的晶格尺寸可以通过周围不同材料的晶格来改变。当第一半导体层a1中的材料的晶格尺寸部分增加时，压缩应力可以被传输到第一沟道区c1。当第一沟道区c1被压缩时，第一半导体层a1中的空穴的迁移率增加，并且能够进行高速驱动。当第一tft tft1是开关tft t2时，导通/截至特性可以被改善，并且因而能够进行高速驱动。
126.相反地，当第三应变器st3中的材料的颗粒之间的距离小于第一半导体层a1中的材料的颗粒之间的距离时，具有不同晶格尺寸的颗粒在第三应变器st3的上部分和形成在其上的第一半导体层a1之间的界面处相遇，并且第一半导体层a1中的材料被压缩以匹配第三应变器st3中的材料的晶格尺寸。当第一半导体层a1中的材料的晶格尺寸部分减小时，拉伸应力可以被传输到第一沟道区c1。当第一沟道区c1被拉伸时，第一半导体层a1中的电子的迁移率增加，并且能够进行高速驱动。
127.在图7a中，第三应变器st3的侧表面与第一半导体层a1的侧表面重合。然而，在图7b中，第三应变器st3的侧表面可以不与第一半导体层a1的侧表面重合。即，在与限定衬底100的主表面平面平行的方向上，第三应变器st3的上表面长度可以大于第一半导体层a1的下表面的长度。第三应变器st3和第一半导体层a1可以通过图案化来形成。
128.参考图8，栅极绝缘层113可以包括第一栅极绝缘层113a和第二栅极绝缘层113b，并且第一栅电极g1可以布置在第一栅极绝缘层113a上，并且第二栅电极g2可以布置在第二栅极绝缘层113b上。在这种情况下，第一tft tft1可以是开关tft t2，并且第二tft tft2可以是驱动tft t1。
129.在这种情况下，可以通过第二栅极绝缘层113b调整第二栅电极g2和第二半导体层a2之间的电容。即，第二栅电极g2和第二半导体层a2之间的电容可以根据第二栅极绝缘层113b的厚度而变化。因此，可以通过调整第二栅电极g2和第二半导体层a2之间的电容来调整第二tft tft2(其是驱动tft t1)的阈值电压。例如，随着第二栅电极g2和第二半导体层a2之间的电容增加，第二tft tft2的阈值电压可以降低。如上所述，通过调整第二tft tft2的阈值电压，可以减小与输入电压对应的输出电流值的偏差，并且第二tft tft2的输出电流值可以是恒定的。当输出电流值恒定时，面板中的像素之间的亮度差可以减小，并且由于亮度差导致的面板的不均匀性可以减小。
130.图9至图11是各自示出根据实施方式的显示装置的一部分的示意性剖视图。在图9至图11中，与图3中的附图标记相同的附图标记表示与图3中的构件相同的构件，并且将省略对其的重复描述。
131.参考图9，显示装置包括布置在衬底100上的第一tft tft1和第二tft tft2。在这种情况下，在第一tft tft1的第一半导体层a1下方可以布置第三应变器st3以在平面图中与第一半导体层a1重叠，并且在第二tft tft2的第二半导体层a2下方可以布置第四应变器st4以在平面图中与第二半导体层a2重叠。此外，第二半导体层a2中的材料的颗粒之间的距离和第四应变器st4中的材料的颗粒之间的距离可以彼此不同。
132.第三应变器st3和第四应变器st4可以包括sige、sin
x
、sic、bo
x
、或iii
‑
v族化合物等。第三应变器st3和第四应变器st4中的每个可以被图案化，并且可以包括被孤离的图案。
133.如上所述，当第三应变器st3和第四应变器st4分别布置在第一半导体层a1和第二半导体层a2下方时，从衬底100的底表面到第一半导体层a1的顶表面的距离等于从衬底100的底表面到第二半导体层a2的顶表面的距离。即，第一半导体层a1和第二半导体层a2是平坦的。当执行在第一半导体层a1和第二半导体层a2中使非晶硅结晶的工艺(例如，准分子激光退火(“ela”))时，可以均匀地形成结晶硅。即，ela晶体结构特性变得均匀。
134.在图9中，第四应变器st4的侧表面与第二半导体层a2的侧表面重合。然而，如图7b中所示的第三应变器st3和第一半导体层a1之间的布置关系那样，第四应变器st4的侧表面可以不与第二半导体层a2的侧表面重合。即，在与限定衬底100的主表面平面平行的方向上，第四应变器st4的上表面的长度可以大于第二半导体层a2的下表面的长度。
135.参考图10，第三应变器st3可以布置在第一tft tft1的第一半导体层a1下方，并且第四应变器st4可以布置在第二tft tft2的第二半导体层a2下方。此外，第五应变器st5可以布置在第二半导体层a2上以在平面图中与第二半导体层a2重叠。在这种情况下，第四应变器st4和第五应变器st5可以具有不同类型的膜应力。例如，第四应变器st4可以具有压缩膜应力，并且第五应变器st5可以具有拉伸膜应力。作为另一示例，第四应变器st4可以具有拉伸膜应力，且第五应变器st5可具有压缩膜应力。在这种情况下，可以保持第一半导体层a1和第二半导体层a2的平坦度，并且当第一tft tft1是开关tft t2时，导通/截至特性可以被改善，并且因此，能够进行高速驱动。此外，由于第四应变器st4和第五应变器st5具有不同类型的膜应力，第二半导体层a2可以处于平衡状态中，并且可以保持与包括第二半导体层a2的第二tft tft2的输入电压有关的输出电流值。即，可以在保持有机发光二极管oled的亮度的同时进行高速驱动。
136.参考图11，缓冲层111可以布置在衬底100上，并且第二半导体层a2可以布置在缓冲层111上。第二半导体层a2可以包括非晶硅或多晶硅。第三栅极绝缘层113c可以布置在第二半导体层a2上，并且第二栅电极g2可以布置在第三栅极绝缘层113c上以在平面图中与第二半导体层a2的至少一部分重叠。
137.在实施方式中，如图11中所示，存储电容器cst可以包括第一电极ce1和第二电极ce2，并且可以与第二tft tft2重叠。例如，第二tft tft2的第二栅电极g2可以用作存储电容器cst的第一电极ce1。可选地，存储电容器cst在平面图中可以不与第二tft tft2重叠，并且可以单独存在。
138.第四栅极绝缘层113d布置在第三栅极绝缘层113c上，以覆盖存储电容器cst的第一电极ce1，并且存储电容器cst的第二电极ce2与第一电极ce1重叠，且第四栅极绝缘层113d位于第一电极ce1和第二电极ce2之间，从而形成电容。在这种情况下，第四栅极绝缘层113d可以用作存储电容器cst的电介质层。
139.第一层间绝缘层115可以布置在第四栅极绝缘层113d上以覆盖存储电容器cst的第二电极ce2，并且第三半导体层a3可以布置在第一层间绝缘层115上。第三半导体层a3可以包括选自由in、ga、sn、zr、v、hf、cd、ge、cr、ti、al、cs、ce和zn构成的组中的至少一种的氧化物。
140.在实施方式中，第六应变器st6可以在第一层间绝缘层115和第三半导体层a3之间布置成与第三半导体层a3重叠。
141.第六应变器st6可以包括sige、sin
x
、sic、bo
x
、iii
‑
v族化合物等。第六应变器st6可
以被图案化并且可以包括被孤离的图案。
142.在图3中，彼此间隔开的第一应变器st1和第二应变器st2被布置在第一半导体层a1下方。然而，在图11中，第六应变器st6可以被布置成在平面图中与第三半导体层a3的第三沟道区c3、第三源极区s3和第三漏极区d3重叠。在这种情况下，第三半导体层a3中的材料的颗粒之间的距离和第六应变器st6中的材料的颗粒之间的距离可以彼此不同。
143.第五栅极绝缘层113e可以布置在第三半导体层a3上，并且第三栅电极g3可以布置在第五栅极绝缘层113e上，以与第三半导体层a3的至少一部分重叠。
144.如图11中所示，第五栅极绝缘层113e可以被图案化成在平面图中与第三半导体层a3的一部分重叠。即，第五栅极绝缘层113e可以被图案化成暴露第三源极区s3和第三漏极区d3，并且第五栅极绝缘层113e的侧表面和第三栅电极g3的侧表面中的每个可以是相同表面的蚀刻表面。
145.第五栅极绝缘层113e和第三半导体层a3彼此重叠的区域可以被理解为第三沟道区c3。第三源极区s3和第三漏极区d3通过等离子体处理等进行导体化处理。在这种情况下，第三半导体层a3的与第五栅极绝缘层113e重叠的一部分(即，第三沟道区c3)不进行等离子体处理，并且因此具有与第三源极区s3和第三漏极区d3不同的性质。即，通过使用位于第五栅极绝缘层113e上的第三栅电极g3作为在等离子体处理第三半导体层a3时的自对准掩模，可以在与第五栅极绝缘层113e重叠的位置处形成没有被等离子体处理的第三沟道区c3，并且被等离子体处理的第三源极区s3和第三漏极区d3可以分别形成在第三沟道区c3的两侧上。
146.在另一实施方式中，第五栅极绝缘层113e可以不被图案化成覆盖第三半导体层a3的一部分，而是可以被布置在衬底100的整个表面上以覆盖第三半导体层a3。
147.第二层间绝缘层117可以布置在第三栅电极g3上，并且源电极、漏电极和数据线(未示出)可以布置在第二层间绝缘层117上。平坦化层119可以被布置成覆盖源电极和漏电极，并且可以限定用于将第二tft tft2连接到像素电极210的接触孔。
148.平坦化层119可以包括第一平坦化层119a和第二平坦化层119b。第二tft tft2和像素电极210可以通过布置在第一平坦化层119a上的电极层e彼此连接。在另一示例中，可以省略第二平坦化层119b，并且第二tft tft2和像素电极210可以在不经过电极层e的情况下彼此直接连接。
149.在实施方式中，第六应变器st6可以具有压缩或拉伸膜应力。例如，当第三半导体层a3是n型半导体层时，第六应变器st6可以具有拉伸应力。在这种情况下，第六应变器st6中的材料的颗粒之间的距离可以小于第三半导体层a3中的材料的颗粒之间的距离。在这种情况下，第六应变器st6中的材料可以是sic或bo
x
。当第六应变器st6中的材料的颗粒之间的距离小于第三半导体层a3中的材料的颗粒之间的距离时，具有不同晶格尺寸的颗粒在第六应变器st6的上部分和形成在其上的第三半导体层a3之间的界面处相遇，并且第三半导体层a3中的材料被减小以匹配第六应变器st6中的材料的晶格尺寸。当第三半导体层a3中的材料的晶格尺寸部分减小时，拉伸应力可以被传输到第三沟道区c3。当第三沟道区c3被拉伸时，第三半导体层a3中的电子的迁移率增加，并且能够进行高速驱动。
150.根据本公开的一个或多个实施方式，tft中的电子或空穴的迁移率可以增加，从而实现能够高速驱动的显示装置。然而，本公开的范围不受以上效果的限制。
151.目前为止，已仅主要描述了显示装置，但是本公开不限于此。例如，将理解的是，制造显示装置的方法也落入本公开的范围内。
152.应理解的是，本文中描述的实施方式应被认为仅具有描述性的含义，并且不是出于限制的目的。在每个实施方式内的特征或方面的描述通常应被认为可用于其它实施方式中的其它类似特征或方面。虽然已经参考附图描述了一个或多个实施方式，但是本领域的普通技术人员将理解的是，在不背离如由所附权利要求限定的精神和范围的情况下，可以在其中做出形式和细节上的多种改变。