集成电路及其制造方法与流程

技术特征：
1.一种集成电路，其特征在于，包括：一晶体管，形成于一第一导电层中；一第一熔丝元件，形成于设置于该第一导电层上方的一第二导电层中；及一第二熔丝元件，形成于该第二导电层中且耦接至该第一熔丝元件，其中该晶体管经由该第一熔丝元件耦接至用于接收一第一数据信号的一第一数据线，且该晶体管经由该第二熔丝元件耦接至用于接收一第二数据信号的一第二数据线。2.根据权利要求1所述的集成电路，其特征在于，进一步包括：一熔丝导电区段，形成于该第二导电层中，其中该熔丝导电区段邻接于该第一熔丝元件与该第二熔丝元件之间，且该熔丝导电区段将该第一熔丝元件耦接至该第二熔丝元件。3.根据权利要求1所述的集成电路，其特征在于，进一步包括：一导电区段，形成于设置于该第一导电层与该第二导电层之间的一第三导电层中，其中该导电区段、该第一熔丝元件的部分及该晶体管的部分在一布局图中重叠，且该第一熔丝元件经由该导电区段耦接至该晶体管。4.根据权利要求1所述的集成电路，其特征在于，该第一熔丝元件包括：一熔丝线；及一对熔丝区段，设置于该熔丝线的相对侧上，其中该对熔丝区段中的一者经由形成于该第二导电层中的一熔丝导电区段耦接至该第二熔丝元件。5.一种集成电路，其特征在于，包括：一电子熔丝单元阵列，包括按多个行及多个列配置的多个电子熔丝单元，其中所述多个电子熔丝单元包括：一第一导电区段；一第一晶体管，形成于一第一导电层中；及一对第一熔丝元件，形成于设置于该第一导电层上方的一第二导电层中，其中该对第一熔丝元件耦接在一起，且经由该第一导电区段耦接至该第一晶体管，且该第一晶体管经由该对第一熔丝元件中的一者耦接至用于接收一第一数据信号的一第一数据线，且该第一晶体管经由该对第一熔丝元件中的另一者耦接至用于接收一第二数据信号的一第二数据线。6.根据权利要求5所述的集成电路，其特征在于，所述多个电子熔丝单元进一步包括：一第二晶体管，形成于该第一导电层中且紧靠该第一晶体管设置；一第一程序线，形成于设置于该第一导电层与该第二导电层之间的一第三导电层中，其中该第一晶体管耦接至该第一程序线；及一第二程序线，形成于该第三导电层中且紧靠该第一程序线设置，其中该第二晶体管耦接至该第二程序线，其中在一布局图中，该第一程序线及该第二程序线两者皆设置于该第一晶体管、该第二晶体管及该对第一熔丝元件中的所有者上方或下方。7.根据权利要求5所述的集成电路，其特征在于，该对第一熔丝元件中的一者包括：一第一熔丝线；及
一对第一熔丝区段，设置于该第一熔丝线的一端的相对侧上，其中该对第一熔丝元件中的另一者包括：一第二熔丝线；及一对第二熔丝区段，设置于该第二熔丝线的一端的相对侧上，其中该对第一熔丝区段中的一者经由形成于该第二导电层中的一熔丝导电区段耦接至该对第二熔丝元件中的一者，且在一布局图中，该对第一熔丝区段中的该一者与该第一导电区段重叠。8.根据权利要求5所述的集成电路，其特征在于，进一步包括：一第一程序线，形成于设置于该第一导电层与该第二导电层之间的一第三导电层中，其中该第一晶体管耦接至该第一程序线；及一第二程序线，形成于该第三导电层中且紧靠该第一程序线设置，其中在一布局图中，该第一程序线及该第二程序线两者皆设置于所述多个电子熔丝单元上方或下方，其中所述多个电子熔丝单元进一步包括：一第二晶体管，其形成于该第一导电层中且紧靠该第一晶体管设置，其中该第二晶体管耦接至该第二程序线；及一对第二熔丝元件，形成于该第二导电层中且由一熔丝导电区段耦接在一起，其中在一布局图中，该对第一熔丝元件设置于该对第二熔丝元件与该第二晶体管之间，其中该第二晶体管经由该对第二熔丝元件中的一者耦接至用于接收该第一数据信号的该第一数据线，且该第二晶体管经由该对第二熔丝元件中的另一者耦接至用于接收该第二数据信号的该第二数据线。9.一种制造集成电路的方法，其特征在于，包括以下步骤：在一集成电路中的一第一导电层中形成一第一熔丝元件；在该集成电路中的该第一导电层中形成耦接至该第一熔丝元件的一第二熔丝元件；在该集成电路中的设置于该第一导电层下方的一第二导电层中形成一晶体管；及经由该第一熔丝元件将该晶体管耦接至用于接收一第一数据电压的一第一数据线，及经由该第二熔丝元件将该晶体管耦接至用于接收一第二数据电压的一第二数据线。10.根据权利要求9所述的方法，其特征在于，形成该第一熔丝元件的步骤包括以下步骤：形成一熔丝线；形成设置于该熔丝线的相对侧上的一对熔丝区段；形成设置于该第二熔丝元件与该对熔丝区段中的一者之间的一熔丝导电区段；及经由该对熔丝区段中的一者将该熔丝导电区段耦接至该第二熔丝元件。

技术总结
揭露一种集成电路及其制造方法。集成电路包含晶体管、第一熔丝元件及第二熔丝元件。晶体管形成于第一导电层中。第一熔丝元件形成于设置于第一导电层上方的第二导电层中。第二熔丝元件形成于第二导电层中且耦接至第一熔丝元件。晶体管经由第一熔丝元件耦接至用于接收第一数据信号的第一数据线，且晶体管经由第二熔丝元件耦接至用于接收第二数据信号的第二数据线。数据线。数据线。


技术研发人员：张盟昇 杨耀仁
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.03.05
技术公布日：2021/10/22