基于阈值电压型忆阻器阵列的并行转存模数转换器及方法与流程

1.本发明涉及半导体集成电路技术领域，具体而言，涉及一种基于阈值电压型忆阻器阵列的并行转存模数转换器。


背景技术：

2.随着大数据的应用与传感技术的发展，即时采集并处理分析大量现实中的数据愈发重要，而现实中采集到的信号大都是连续变化的模拟量，无法直接用数字计算机存储和计算，需要将模拟信号转化为数字信号计算机才能识别处理，故将模拟信号精确、快速地转化为数字信号的模/数转换器是当今电子技术发展的关键和瓶颈所在。传统的模数转换器包括采样、量化和编码三个功能；然而基于传统电子器件的模数转换器往往会面临分辨率、转换时间、功率三者不能兼顾等问题，与传统的电子器件相比，新兴电子器件如忆阻器，有望解决这些问题。
3.忆阻器(memristor)是电阻、电容和电感之外的第四种基本的无源器件，其特殊的电学特性吸引了大量科研人员的注意。经过多年的发展，人们制备出各种性质的忆阻器并将其应用于逻辑计算、人工神经网络、阻变存储器和生物神经模拟等多个领域。各种性质的忆阻器中，阈值电压型忆阻器倍受人们关注。当阈值电压型忆阻器器件两端的电压超过一定的阈值时，器件的电阻值会迅速变化，从高阻态跳变到低阻态或从低阻态跳变到高阻态，开关比能达到10000以上，开关时间最短能到纳秒以下，阈值电压最低能到毫伏级别，并具备一定的保持性和鲁棒性。
4.目前由各种类型阈值电压型忆阻器与其他器件组合构成的忆阻器阵列如：全r(全忆阻器)结构、1r1t(一忆阻器一cmos管)结构、1r1s(一忆阻器一选通器)结构、1r1d(一忆阻器一二极管)结构等，已被广泛用于电阻随机存储器(rram)中。全r结构只由忆阻器构成，是所有结构中最易于大规模集成的结构，但其阵列不同行同时使用时会出现电流潜通路、阵列漏电流等现象。


技术实现要素：

5.本发明的目的在于提供一种基于阈值电压型忆阻器阵列的并行转存模数转换器，具有高速度、低功耗、可选精度、易集成、占用芯片面积小的优点。
6.本发明的另一目的在于提供一种基于阈值电压型忆阻器阵列的并行转存模数转换方法，具有上述模数转换器的所有有益效果。
7.本发明的实施例是这样实现的：
8.本说明书实施例之一提供一种基于阈值电压型忆阻器阵列的并行转存模数转换器，包括：
9.信号放大选择开关电路，上述信号放大选择开关电路包括信号放大单元，上述信号放大单元被设置用于放大采集到的电压信号，以得到模拟电压信号vi；
10.存储电路，上述存储电路包括多个阈值电压型忆阻器，多个上述阈值电压型忆阻
器排列成n行k列的阵列，相同行的上述阈值电压型忆阻器的顶电极由一根位线相连，相同列的上述阈值电压型忆阻器的底电极由一根选择线相连；
11.读电路，上述读电路和上述存储电路相互连接，且上述读电路被设置用于向上述存储电路施加电压vread，并读取上述存储电路的阻态信息；
12.复位电路，上述复位电路和上述存储电路相互连接，且上述复位电路被设置用于复位上述阈值电压型忆阻器；
13.外接电阻阵列电路，上述外接电阻阵列电路与上述存储电路相互连接。
14.该基于阈值电压型忆阻器阵列的并行转存模数转换器具有高速度、低功耗、可选精度、易集成、占用芯片面积小的优点
15.在本发明的一些实施例中，上述信号放大选择开关电路还包括控制单元，上述控制单元被设置用于控制上述信号放大单元的工作。
16.在本发明的一些实施例中，上述信号放大单元包括信号放大器，上述控制单元包括第一传输门，上述信号放大器的输入端与采集到的电压信号连接，上述信号放大器的输出端与上述第一传输门输入端连接，上述第一传输门输出端与上述存储电路连接，上述第一传输门控制端由外电路控制信号相连。
17.在本发明的一些实施例中，上述读电路包括读电压源、第二传输门、第六传输门、电阻和比较器；上述电压源正极与上述第二传输门输入端相连，上述第二传输门控制端由外电路控制信号相连，上述第二传输门输出端与上述阈值电压型忆阻器顶电极相连，上述第六传输门输入端与上述阈值电压型忆阻器底电极相连，上述第六传输门控制端由外电路控制信号相连，上述第六传输门输出端与上述电阻的顶电极相连，上述电阻的底电极接地，上述比较器输入端负极与上述电阻顶电极相连，上述比较器输入端正极与比较电压相连。
18.在本发明的一些实施例中，上述复位电路包括复位电压源、第三传输门及第四传输门；上述第三传输门的输入端与上述复位电压源相连，其输出端与上述阈值电压型忆阻器的顶电极相连，其控制端与外电路控制信号相连；上述第四传输门的输入端与上述阈值电压型忆阻器的底电极相连，其输出端接地，其控制端与外电路控制信号相连。
19.在本发明的一些实施例中，上述外接电阻阵列电路包括多个外接电阻及第五传输门；上述外接电阻顶电极与上述第五传输门输入端相连，上述外接电阻底电极接地，上述第五传输门控制端与外电路控制信号相连。
20.本说明书实施例之一还提供一种基于阈值电压型忆阻器阵列的并行转存模数转换方法，其包括以下步骤：
21.通过信号放大选择开关电路放大采集到的电压信号，得到模拟电压信号vi；
22.再检测存储电路中的多个阈值电压型忆阻器是否复位，若否，则开启复位模式，关闭开关s1、s2、s5和s6，并开启s3和s4，使得复位电路导通，复位电压源使阈值电压型忆阻器两端电压高于阈值电压型忆阻器从高阻态rh跳变到低阻态rl的阈值电压，忆阻器复位，阻值回到低阻态，此时，开启转存模式；若是，则开启转存模式；
23.上述开启转存模式的步骤中包括：通过多个上述阈值电压型忆阻器的阻值跳变，存储模拟信号。
24.在本发明的一些实施例中，上述模数转换方法还包括信号读取步骤，
25.上述信号读取步骤包括判断是否需要读取，若是，则开启读取模式，此时关闭开关
s1、s3、s4和s5，并开启s2和s6，读出此时上述阈值电压型忆阻器的高低阻态。
26.在本发明的一些实施例中，上述转存模式还包括：通过比较器转化为电压信号，经过编码器转化为数字电压信号。
27.在本发明的一些实施例中，上述转存模式还包括：关闭开关s2、s3、s4和s6，并开启s1和s5。
28.相对于现有技术，本发明的实施例至少具有如下优点或有益效果：
29.基于阈值电压型忆阻器阵列实现的转存一体模数转换器具有高速度、低功耗、可选精度、易集成、占用芯片面积小的优点，且该模数转换器构造简单、易于控制，适用于低功耗模数转换。
附图说明
30.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
31.图1为阈值电压型忆阻器的阻值随电压变化曲线图；
32.图2为本发明中的组合器件的忆阻器的分压比调控原理图；
33.图3为本发明中模拟电压信号一步存储在多个阈值电压型忆阻器中的电路结构图；
34.图4为本发明中的阈值电压型忆阻器阵列存储电路结构图；
35.图5为本发明中的阈值电压型忆阻器阵列的读电路结构图；
36.图6为本发明中的阈值电压型忆阻器阵列的复位电路结构图；
37.图7为本发明中的外接电阻阵列结构图；
38.图8为本发明中的模数转换器的整体结构图；
39.图9为本发明中的模数转换器的工作流程图。
具体实施方式
40.为了更清楚地说明本说明书实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本说明书的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本说明书应用于其它类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
41.应当理解，本文使用的“系统”、“装置”、“单元”和/或“模块”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种系统。然而，如果其他词语可实现相同的目的，则可通过其他表达来替换所述词语。
42.如本说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，系统或者设备也可能包含其它的步骤或元素。
43.上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本说明书的限定。虽然此处并没有明确说明，本领域技术人员可能会对本说明书进行各种修改、改进和修正。该类修改、改进和修正在本说明书中被建议，所以该类修改、改进、修正仍属于本说明书示范实施例的精神和范围。
44.同时，本说明书使用了特定词语来描述本说明书的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本说明书至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本说明书的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
45.此外，除非权利要求中明确说明，本说明书所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本说明书流程和系统的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本说明书实施例实质和范围的修正和等价组合。例如，虽然以上所描述的系统组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所描述的系统。
46.同理，应当注意的是，为了简化本说明书披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本说明书实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露系统并不意味着本说明书对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
47.最后，应当理解的是，本说明书中所述实施例仅用以说明本说明书实施例的原则。其他的变形也可能属于本说明书的范围。因此，作为示例而非限制，本说明书实施例的替代配置可视为与本说明书的教导一致。相应地，本说明书的实施例不仅限于本说明书明确介绍和描述的实施例。
48.实施例
49.请参照图1
‑
图9，图中，s1为第一传输门、s2为第二传输门、s3为第三传输门、s4为第四传输门、s5为第五传输门、s6为第六传输门，v0、v1、v2、out1、out2、out3为外电路控制信号，vreset、vread、vref为电压源，vi为输入电压。
50.本发明旨在提出一种新型的高速度、低功耗、可选精度、易集成、占用芯片面积小的基于阈值电压型忆阻器阵列的转存一体模数转换器。忆阻器(memristor)是电阻、电容和电感之外的第四种基本的无源器件。阈值电压型忆阻器可以通过控制加在忆阻器两端的电压将忆阻器的阻值编程在高阻态rh或低阻态rl，如图1所示，当阈值电压型忆阻器两端的电压大于忆阻器从低阻态跳变到高阻态所需的阈值电压时，忆阻器的阻值将快速的从低阻态rl跳变到高阻态rh。阈值电压型忆阻器与固定电阻串联形成一个组合器件，忆阻器初始阻态为低阻态rl，忆阻器与固定电阻的分压比与所串联的固定电阻阻值有关，改变固定电阻阻值能调整忆阻器与固定电阻的分压比；调整固定电阻使组合器件分压比呈一个等差数列，当将放大后的外界模拟信号电压同时施加在具备等差数列分压比的组合器件两端时，如果组合器件中忆阻器的分压大于忆阻器从低阻态rl转变为高阻态rh的阈值电压，忆阻器阻值会迅速从低阻态rl转变为高阻态rh；将忆阻器的高阻态与低阻态分别视为1和0，则不
同模拟信号电压对应不同的存储编码；使用读电路对忆阻器两端施加小于忆阻器阈值电压的电压vread，通过读取忆阻器的电流，可将忆阻器阻值状态读出。
51.具体实施上，为了实现组合器件中忆阻器分压比的调控，我们将忆阻器阵列与电阻阵列连接，使得组合器件中忆阻器的分压比随着串联电阻的变化而变化。调控组合器件中忆阻器分压比的原理图如图2所示，阈值电压型忆阻器的高低阻态阻值分别为rh和rl，器件对应的高阻态rh转变为低阻态rl的阈值电压和从低阻态rl转变为高阻态rh的阈值电压分别为vth1与vth
‑
1；当忆阻器串联一个阻值为r的电阻时，要使忆阻器从高阻态rh转变为低阻态rl，需要对组合器件两端施加的电压为vth01＝vth1 vth1*(r/rh),要使忆阻器从低阻态rl转变为高阻态rh，需要对组合器件两端施加的电压为vth
‑
01＝vth
‑
1 vth
‑
1*(r/rl)。
52.将模拟电压信号一步存储在多个阈值电压型忆阻器中的电路结构图如图3所示。vi为放大处理后的模拟电压信号，放大处理后的模拟电压信号vi通过导线与k个忆阻器的顶电极(te)相连，每个忆阻器的底电极(be)与电阻的顶电极(te)相连，电阻的底电极(be)接地。图3中使用同样的阈值电压型忆阻器，高低态电阻为rh和rl，从低阻态rl转变为高阻态rh对应的阈值电压为vth。假设构建的模数转换器精度为n比特，则需要k＝2n
‑
1个忆阻器。k个忆阻器分别与k个不同阻值的电阻ri(i＝1,2,3
…
k)串联后组成k个组合器件，将组合器件按串联电阻的大小从左到右排列，第i个组合器件中忆阻器阻值从低阻态rl转变为高阻态rh，组合器件两端需要施加的电压为vthi(i＝1,2,3
…
k)。串联电阻ri满足ri＝(i
‑
1)*rl，vthi满足vthi＝i*vth。所有阈值电压型忆阻器初始都处在低阻态阻值为rl，当放大后的模拟电压信号vi加到k个组合器件上时，可以分为三种情况。情况1，vi>(k 1)*vth，所有忆阻器将从低阻态rl跳到高阻态rh；情况2，vi<vth，所有忆阻器阻态不改变保持低阻态rl；情况3，vth<vi<(k 1)*vth，存在正整数z∈[1,k]满足z*vth<vi<(z 1)*vth，前z个忆阻器阻态从低阻态rl变为高阻态rh，后k
‑
z个忆阻器阻态不改变保持低阻态rl。用忆阻器的高低阻态分别代表1和0，则模拟电压信号可以被存储在多个忆阻器中。通过放大电路可使处理后的模拟电压信号在vth与(k 1)*vth之间，则只存在情况2。
[0053]
假设构建3比特模数转换器，则n＝3，k＝7，需要7个阈值电压型忆阻器，其从低阻态rl转变为高阻态rh的阈值电压vth为0.1v，忆阻器高阻态rh＝1mohm，rl＝100ohm，忆阻器的高低阻态分别代表1和0，模拟信号放大倍数为10倍，则输入信号范围和对应的忆阻存储阻态如下表所示：
[0054]
表一：输入信号范围与忆阻阵列存储状态的对应表
[0055]
输入信号范围忆阻阵列存储状态70mv<vi111111160mv<vi≤70mv111111050mv<vi≤60mv111110040mv<vi≤50mv111100030mv<vi≤40mv111000020mv<vi≤30mv110000010mv<vi≤20mv1000000vi≤10mv0000000
[0056]
由此可见，采用此方法可以将模拟电压信号一步存储在多个阈值电压型忆阻器中。
[0057]
如图4所示，为n行k列的阈值电压型忆阻器阵列存储电路结构图；位线(bl)与选择线(sl)通过忆阻器接触，每一行的忆阻器顶电极(te)都由同一根位线(bl)连接，每一列的忆阻器底电极(be)都由同一根选择线(sl)连接。n行k列的忆阻器存储阵列。
[0058]
图5为阈值电压型忆阻器阵列的读电路结构图，包括第二传输门、第六传输门、复位电压源vread、参考电压vref、电压比较器、外接电路信号out2、外接电路信号v2及电阻r0。复位电压源vread正极与第二传输门s2输入端相连，第二传输门s2控制端与外电路控制信号out2相连，第二传输门s2输出端与忆阻器顶电极(te)相连，第六传输门s6输入端与忆阻器底电极(be)相连，第六传输门控制端与外电路控制信号v2相连，第六传输门s6输出端与电阻顶电极(te)相连，电阻底电极(be)接地，比较器输入端负极与电阻r0顶电极(te)相连，比较器输入端正极与参考电压vref相连。电阻r0阻值与忆阻器高阻态阻值一样为rh，参考电压vref的大小在0.5vread与(rh/(rh rl))*vread之间，当忆阻器为高阻态rh时，比较器输出1，当忆阻器为低阻态rl时，比较器输出0；此读电路用于对忆阻器进行读取操作。
[0059]
阈值电压型忆阻器阵列的复位电路结构图如图6所示，包括复位电压源vreset、外接电路信号out3、外接电路信号v0、第三传输门s3及第四传输门s4；第三传输门s3的输入端与复位电压源vreset相连，其输出端与忆阻器的顶电极(te)相连，其控制端与外电路控制信号相连out3；第四传输门s4的输入端与忆阻器的底电极(be)相连，其输出端接地，其控制端与外电路控制信号v0相连。此复位电路用于对忆阻器进行复位操作，使其阻值回到低阻态rl，外接电路信号out3和v0处于高电平阻态时，s3与s4闭合，复位电路导通，复位电压源使忆阻器两端电压高于忆阻器从高阻态rh跳变到低阻态rl的阈值电压，忆阻器复位，阻值回到低阻态。
[0060]
图7所示为外接电阻阵列结构图，r1、r2、r3
…
rk为不同阻值的电阻，电阻r的顶电极(te)都与一个传输门阵列s5的传输门输入端连接，底电极(be)都接地，传输门阵列的控制端连着外接电路信号v1，当v1处于高电平时，传输门阵列开关闭合。
[0061]
图8为本发明中的模数转换器的整体结构图；图9为本发明中的模数转换器的工作流程图。将模拟电压信号vi输入到放大器输入端，检查忆阻器存储阵列是否全处于低阻态rl；如果未复位，则开启复位电路，关闭传输门s1、s2、s5、s6，开启传输门s3、s4；如果已经复位，则开启转存电路，关闭传输门s2、s3、s4、s6，开启传输门s1、s5；经过相应设定时间t0后，转存结束，关闭所有传输门；如果需要读取存储的数据，则开启读取模式，关闭传输门s1、s3、s4、s5，开启传输门s2、s6，读出忆阻器高低阻态，通过比较器转化为电压信号，经过编码器转化为数字电压信号。
[0062]
综上所述，本发明的实施例提供了一种基于阈值电压型忆阻器阵列的并行转存模数转换器，包括信号放大选择开关电路、存储电路、读电路、复位电路和外接电阻阵列电路。信号放大选择开关电路包括信号放大单元，信号放大单元被设置用于放大采集到的电压信号，以得到模拟电压信号vi。存储电路包括多个阈值电压型忆阻器，多个阈值电压型忆阻器排列成n行k列的阵列，相同行的阈值电压型忆阻器的顶电极由一根位线相连，相同列的阈值电压型忆阻器的底电极由一根选择线相连。读电路和存储电路相互连接，且读电路被设置用于向存储电路施加电压vread，并读取存储电路的阻态信息。复位电路和存储电路相互
连接，且复位电路被设置用于复位阈值电压型忆阻器。外接电阻阵列电路与存储电路相互连接。该基于阈值电压型忆阻器阵列的并行转存模数转换器具有高速度、低功耗、可选精度、易集成、占用芯片面积小的优点。
[0063]
对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。