压控振荡器及锁相环的制作方法

1.本发明涉及锁相环技术领域，特别涉及一种压控振荡器及锁相环。


背景技术：

2.压控振荡器(voltage controlled oscillator，vco)，是一个由电压控制的、其振荡频率可调的振荡器，是锁相环电路(phase locked loop，pll)的核心部分。
3.在锁相环电路设计中，利用输入合适的控制电压vc给压控振荡器vco用来震荡出所需要的频率，在这个过程中，控制电压vc的电压和压控振荡器vco的结构决定了工作状态的好坏，可用vco
‑
vc曲线及kvco
‑
vc曲线来具体体现压控振荡器vco在噪声和抖动性能。1a及图1b为现有的压控振荡器vco的vco
‑
vc曲线及kvco
‑
vc曲线(vco为压控频率，kvco为压控增益以压控频率的斜率变化所表示)，其中，在极限条件下(ff代表最快，tt代表典型，ss代表最慢)可以看到vco的频率随便vc的变化发散而不收敛，并且kvco值较大而不平缓，这会给锁相环电路引入更多的噪声和抖动。


技术实现要素：

4.本发明的目的在于提供一种压控振荡器及锁相环，以解决上述压控振荡器的噪音及抖动问题。
5.为解决上述技术问题，本发明提供一种压控振荡器，包括控制电压稳定电路、电流提供电路以及环形振荡电路；所述控制电压稳定电路与所述压控振荡器的控制电压输入端连接，用于压缩控制电压的变化幅度，输出压缩变化幅度的控制电压信号；所述电流提供电路与所述控制电压稳定电路的输出端连接，用于在所述压缩变化幅度的控制电压信号的控制下，输出相应电流值的电流信号；所述环形振荡电路与所述电流提供电路的输出端连接，基于所述电流控制电路输出的电流信号，输出相应频率的周期信号。
6.可选的，所述控制电压稳定电路为反向输出的负反馈电路。
7.可选的，所述控制电压稳定电路包括运算放大器、第一pmos晶体管及第一电阻；所述运算放大器的反向输入端连接所述压控振荡器的控制电压，所述运算放大器的输出端连接所述第一pmos晶体管的栅极，并以所述运算放大器的输出为所述控制电压稳定电路的输出；所述第一pmos晶体管的源极连接电源端，所述第一pmos晶体管的漏极连接所述运算放大器的正向端；所述第一电阻的一端连接所述第一pmos晶体管的漏极，所述第一电阻的另一端接地。
8.可选的，所述运算放大器为轨对轨运算放大器。
9.可选的，所述环形振荡电路为差分式环形振荡电路。
10.可选的，所述环形振荡电路包括三个震荡单元，三个所述震荡单元的输出端和输入端首尾依次相接，每个所述震荡单元均包括两个输入端及两个输出端。
11.可选的，每个所述震荡单元的两个输出端均连接有稳压结构，用于稳定所述振荡单元的输出电压，其中，每个稳压结构包括漏极和栅极短接的nmos晶体管，所述nmos晶体管
的漏极连接所述震荡单元的输出，所述nmos晶体管的源极接地，所述nmos晶体管的栅极作为所述震荡单元的输出。
12.可选的，所述电流提供电路为电流镜像电路。
13.可选的，所述电流提供电路包括转换电流电路及三个镜像电流支路；所述转换电流电路包括上pmos晶体管、下nmos晶体管及第二电阻，所述上pmos晶体管的源极连接电源端，所述上pmos晶体管的漏极与所述下nmos晶体管的源极相连，所述第二电阻的一端与所述下nmos晶体管的漏极连接，所述第二电阻的另一端接地，所述控制电压稳定电路的输出端连接所述下nmos晶体管的栅极；每个所述镜像电流支路包括一个镜像pmos晶体管，所述镜像pmos晶体管的漏极与对应的震荡单元连接，所述镜像pmos晶体管的源极连接电源端，所述镜像pmos晶体管的栅极与所述上pmos晶体管的栅极连接。
14.本本发明还提供了一种锁相环，包括如上所述的压控振荡器。
15.综上所述，本发明提供的压控振荡器及锁相环，通过利用在控制电压稳定电路对控制电压的变化幅度进行稳定调节，使得在极限条件下端控制电压更为收敛，从而使经过电流提供电路及环形振荡电路后所产生的周期信号的频率在极限条件下更收敛，并降低kvco，使其趋于稳定(平缓)，进而解决了上述压控振荡器的噪音及抖动问题。
附图说明
16.本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
17.图1a为现有的压控振荡器的vco
‑
vc曲线的示意图；
18.图1b为现有的压控振荡器的kvco
‑
vc曲线的示意图；
19.图2为本实施提供的压控振荡器的等效电路图；
20.图3a为本实施提供的压控振荡器的vctrl
‑
vc曲线的示意图；
21.图3b为本实施提供的压控振荡器的vco
‑
vc曲线的示意图；
22.图3c为本实施提供的压控振荡器的kvco
‑
vc曲线的示意图。
23.附图中：
24.10
‑
控制电压稳定电路；20
‑
电流提供电路；30
‑
环形振荡电路；
25.31、32、33
‑
震荡单元。
具体实施方式
26.为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
27.如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明
示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
28.本技术实施例提供了一种压控振荡器及锁相环，以解决上述压控振荡器的噪音及抖动问题。
29.图2为本实施提供的压控振荡器的电路图。
30.如图2所示，本实施例提供的压控振荡器包括控制电压稳定电路10、电流提供电路20、环形振荡电路30。控制电压稳定电路10与压控振荡器的控制电压vc输入端连接，用于压缩控制电压的变化幅度，输出压缩变化幅度的控制电压vctrl。电流提供电路20与控制电压稳定电路10的输出端连接，用于在压缩变化幅度的控制电压vctrl的控制下，输出相应电流值的电流信号。环形振荡电路30与电流提供电路20的输出端连接，基于电流控制电路输出的电流信号，输出相应频率的周期信号。
31.本实施例所提供的压控振荡器特别适用于低频领域，例如利用控制电压产生对应的频率范围在100mhz～200mhz的周期信号。
32.为降低随着控制电压vc的增加，压控振荡器的噪声及抖动等随之增加，可利用控制电压稳定电路10压缩控制电压vc的变化幅度，并使控制电压稳定电路10的压缩变化幅度的控制电压vctrl与输入(控制电压vc)反向，从而使其进一步收敛，其中，控制电压稳定电路10可为反向输出的负反馈电路。
33.具体的，控制电压稳定电路10包括运算放大器、第一pmos晶体管pm0及第一电阻r1。运算放大器opa的反向输入端连接压控振荡器的控制电压vc，运算放大器opa的输出端连接第一pmos晶体管pm0的栅极，并以运算放大器opa的输出(压缩变化幅度的控制电压vctrl)为控制电压稳定电路10的输出。第一pmos晶体管pm0的源极连接电源端，第一pmos晶体管pm0的漏极连接运算放大器opa的正向输入端。第一电阻r1的一端连接第一pmos晶体管pm0的漏极，第一电阻r1的另一端接地。
34.特别的，为提高运算放大器的输出动态范围，以提高压控振荡器的性能，本实施例中的运算放大器为轨对轨运算放大器，即运算运放放大器的工作范围能覆盖控制电压vc的所有可能范围。
35.图3a为本实施提供的压控振荡器的vctrl
‑
vc曲线的示意图。
36.运算放大器opa的输出(即vctrl)经过第一pmos晶体管pm0的栅极、漏极，再返回运算放大器opa的正向输入端，构成负反馈电路，可在一定程度上压缩控制电压vc的变化幅度，减少控制电压vc的噪音及抖动对压控振荡器的影响。而且，利用反向输出，特别是在极限条件下，可使得相应所产生的vctrl相对更收敛，且分布范围更接近，如图3a所示，ff代表最快，tt代表典型，ss代表最慢。
37.请继续参照图2，在本实施中，电流提供电路20为电流镜像电路，用于将压缩变化幅度的控制电压vctrl转换为相应的电流，并作为环形振荡电路30的电流输入(偏置电流)。
38.具体的，电流提供电路20包括转换电流电路及三个镜像电流支路。转换电流电路包括上pmos晶体管pm1、下nmos晶体管nm0及第二电阻r2，上pmos晶体管pm1的源极连接电源端，上pmos晶体管pm1的漏极与下nmos晶体管nm0的源极相连，第二电阻r2的一端与下nmos晶体管nm0的漏极连接，第二电阻r2的另一端接地，控制电压稳定电路10的输出端连接下nmos晶体管nm0的栅极，用于将vctrl转换成对应的电流。其中，每个镜像电流支路包括一个镜像pmos晶体管(例如镜像pmos晶体管pm2、镜像pmos晶体管pm5、镜像pmos晶体管pm8)，镜
像pmos晶体管的漏极与对应的振荡单元的电流输出入端连接，镜像pmos晶体管的源极连接电源端，镜像pmos晶体管的栅极与上pmos晶体管pm1的栅极连接，用于产生转换电流电路的镜像电流，并提供给环形振荡电路30。
39.请继续参照图2，在本实施中，环形振荡电路30为差分式环形振荡电路30。环形振荡电路30包括三个输出端和输入端首尾依次相接的振荡单元(例如震荡单元31、32、33)，每个振荡单元包括两个输入端和两个输出端。应理解，振荡单元的输入端及输出端仅是为便于说明的描述性用语，并不作为实际的输入或输出。在本技术的其他具体实施例中，环形振荡电路30种振荡单元的数量还可以其他大于三的奇数，例如五个。振荡单元可以为其他任何合适的震荡单元，例如两个差分设置的反相器或其他类型的振荡单元。
40.具体的，振荡单元31的输入端为a0及b0，输出端为a1及b1，ao连接pmos晶体管pm3及nmos晶体管nm1的栅极，bo连接pmos晶体管pm4及nmos晶体管nm4的栅极，pmos晶体管pm3的漏端连接nmos晶体管nm1的漏端，pmos晶体管pm4的漏端连接nmos晶体管nm4的漏端，pmos晶体管pm3的源端及pmos晶体管pm4的源端连接pmos晶体管pm4的漏端，nmos晶体管nm1及nmos晶体管nm4的源端接地，nmos晶体管nm1的漏端连接a1，nmos晶体管nm4的漏端连接b1。振荡单元32的输入端为a1及b1，输出端为a2及b2，振荡单元33的输入端为a2及b2，输出端为a0及b0，振荡单元32及振荡单元33的连接方式与振荡单元31相似，在此不做赘述。三个振荡单元31首尾相连以形成振荡回路。三个镜像电流支路的输出端分别与对应的振荡单元的电源端连接，用以使得环形振荡电路30产生相应的频率的周期信号。
41.进一步的，在每个震荡单元的输出端及地之间并联设置有稳压结构，以稳定输出，并降低环形振荡电路30的噪音，特别是补偿环形振荡电路30中温度变化所引起的差异。具体的，该稳压结构为栅漏短接的有源负载，例如nmos晶体管pm2、nmos晶体管pm3、nmos晶体管nm6、nmos晶体管nm7、nmos晶体管nm10、nmos晶体管nm11。
42.在本实施例中，可采用震荡单元1的两个栅极输入a0及b0作为环形振荡电路30的输出，即压控振荡器的输出。图3b及图3c为本实施提供的压控振荡器的vco
‑
vc曲线及kvco
‑
vc曲线的示意图。如图3b及图3c所示，vco频率在极限条件下变得更为收敛、均匀，与此同时，kvco降低且趋于稳定，代表压控振荡器较低的抖动及噪音。
43.本发明实施例还提供一种锁相环，包括上述的压控振荡器。由上述的压控振荡器为锁相环的后续电路提供一定频率的周期信号。
44.可以理解的是，上述压控振荡器还可以应用于其它集成电路中，本发明对其应用不作具体限制。
45.综上所述，本发明提供的压控振荡器及锁相环，通过利用在控制电压稳定电路对控制电压的变化幅度进行负反馈调节，使得在极限条件下端控制电压更为收敛，更为稳定(平缓)，从而使经过电流提供电路及环形振荡电路后所产生的周期信号的频率在极限条件下更收敛，降低kvco，使kvco趋于稳定(平缓)，进而解决了上述压控振荡器的噪音及抖动问题。
46.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。