片内晶振校准电路及校准方法与流程

技术特征：
1.一种片内晶振校准电路，其特征在于，包括：时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。2.如权利要求1所述的片内晶振校准电路，其特征在于，所述待校准晶振向时钟比较模块提供待校准时钟；步长控制模块根据步长控制信号生成不同步长的校准信号；步长控制模块将不同步长的校准信号提供至待校准晶振，以调节所述待校准晶振的时钟频率。3.如权利要求2所述的片内晶振校准电路，其特征在于，还包括中控机台，中控机台被配置为执行以下动作：通过io接口向时钟比较模块提供参考时钟，以及通过控制接口向时钟比较模块提供目标校准值和读取校准结果。4.如权利要求3所述的片内晶振校准电路，其特征在于，所述片内晶振校准电路与待校准晶振共同集成在待测芯片中；所述中控机台位于待测芯片外部。5.如权利要求3所述的片内晶振校准电路，其特征在于，所述时钟比较模块包括：参考计数器，被配置为由参考时钟驱动以计数；待校准计数器，被配置为由待校准时钟驱动以计数；以及比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值，以得到比较结果。6.如权利要求5所述的片内晶振校准电路，其特征在于，状态控制模块包括：控制模块，被配置为根据参考时钟和目标校准值的比较值，换算目标校准值对应的参考计数器的计数值，以供时钟比较模块将该计数值与待校准计数器的计数值进行比较；以及逐次逼近算法实现模块，被配置为通过检测时钟比较模块将该计数值与待校准计数器的计数值进行比较的结果，产生步长控制信号；步长控制模块根据步长控制信号调节待校准晶振，以逐步缩小待校准时钟与目标时钟频率的误差，逼近目标时钟频率。7.如权利要求6所述的片内晶振校准电路，其特征在于，逐次逼近算法实现模块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如下：校准开始前，在待校准晶振的控制寄存器中存储待校准初始值；时钟比较模块接收到校准开始指令后，开启第一次时钟比较；若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调慢待校准晶振；以及
若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调快待校准晶振。8.如权利要求7所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：根据第一次时钟比较的比较结果，以第一步长调整待校准初始值后，时钟比较模块进行多次时钟比较；若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则减小步长后进行反方向调整。9.如权利要求8所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：步长的减小包括：根据前次调整的步长进行减半。10.如权利要求9所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：若待校准初始值对应的计数值等于目标校准值对应的参考计数器的计数值，或两者差值落入误差范围内后，或连续两次比较结果与前次的比较结果相异，计算最后两次调整所对应的待校准初始值相加之后的平均值，作为最终的待校准晶振的控制寄存器的配置值；以及逐次逼近算法执行过程中，若调整待校准晶振的控制寄存器的值溢出，则以失败标识完成校准。11.如权利要求7所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：根据第一次时钟比较的比较结果，以第一步长n调整待校准初始值后，时钟比较模块进行第i次时钟比较，其中i为大于1的正整数；若逐次逼近算法实现模块判断得到，第i次的比较结果与第i
‑
1次的比较结果相同，则控制步长控制模块生成第一步长n，以使步长控制模块继续以第一步长n及与第i
‑
1次相同的调节方向调整待校准初始值，直至第j次的比较结果与第j
‑
1次的比较结果不同，其中j为不小于i的正整数；若逐次逼近算法实现模块判断得到，第j次的比较结果与第j
‑
1次的比较结果不同，则控制步长控制模块生成第二步长n/2，以使步长控制模块继续以第二步长n/2及与第j
‑
1次相反的调节方向调整待校准初始值，直至第k次的比较结果与第k
‑
1次的比较结果不同，其中k为不小于j的正整数；若逐次逼近算法实现模块判断得到，第k次的比较结果与第k
‑
1次的比较结果不同，则控制步长控制模块生成第三步长n/4，以使步长控制模块继续以第三步长n/4及与第k
‑
1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m
‑
1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作a，其中m为不小于k的正整数；以及若逐次逼近算法实现模块判断得到，第m次的比较结果与第m
‑
1次的比较结果不同，则控制步长控制模块生成第四步长n/8，以使步长控制模块继续以第四步长n/8及与第m
‑
1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h
‑
1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作b，其中h为不小于m的正整数。最终的待校准晶振的控制寄存器的配置值为(a b)/2取整后的值。12.一种片内晶振校准方法，其特征在于，包括：
使时钟比较模块对待校准时钟和参考时钟进行比较，以得到比较结果并向状态控制模块提供比较结果；使状态控制模块根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及使步长控制模块根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。

技术总结
本发明提供了一种片内晶振校准电路及校准方法，包括：时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。以向待校准晶振提供校准信号。以向待校准晶振提供校准信号。


技术研发人员：孙向向 江国范
受保护的技术使用者：青芯半导体科技（上海）有限公司
技术研发日：2021.05.27
技术公布日：2021/10/8