一种用于动态比较器的自适应校准电路的制作方法

1.本发明涉及电子电路技术领域，特别涉及一种用于动态比较器的自适应校准电路。


背景技术：

2.adc是实现模拟领域和数字领域连接的重要器件，其广泛应用于通信，信号处理，存储等各类电子系统中，有着不可替代的作用。其应用领域包括通信市场，汽车电子市场，尤其对高速、中精度、低电压、低功耗、高适应性的adc的需求极大。
3.比较器是adc电路中最重要的模块之一，其直接决定了adc的转换精度和转换速度。比较器设计中的主要参数包括比较速度、分辨率和失调电压等。比较速度和分辨率主要受制于比较器的结构和尺寸；失调电压主要由输入对管的阈值电压失配和w/l。比较器的失调电压被认为是降低性能的最重要因素，因此需要对比较器的失调电压进行校准。
4.除此之外，还希望比较器具有较高环境适应能力，即在工艺(process)，温度(temperature)等因素改变的情况下比较速度可控，来保持比较器以及adc的性能，具有较高的市场竞争力，因此，也需要对比较器进行pt偏差下的速度校准。
5.目前，比较器的失调校准方法包括预放大级电流调节，负载电容调节及体电压调节等。而对于pt变化下比较器的速度校准则少有提及。


技术实现要素：

6.本发明实施例提供了一种用于动态比较器的自适应校准电路，用以解决现有技术中比较器校准技术的不足，使比较器兼具有抗pt变化的能力。
7.一方面，本发明实施例提供了一种用于动态比较器的自适应校准电路，包括：速度自适应电路和失调校准电路，速度自适应电路和失调校准电路分别与比较器的正电源端和输入对管的体电压端v
bn
和v
bp
电连接；
8.速度自适应电路包括：自适应逻辑电路和升压器，失调校准电路包括：失调电压校准逻辑电路和体电压产生器；比较器输出的信号经过同或门，得到信号y，信号y再输入鉴相器，鉴相器对表示比较器比较完成的信号y和经过延迟的时钟信号进行比较后，输入至自适应逻辑电路，自适应逻辑电路根据该比较结果输出相应的数字信号，以控制升压器的工作状态，升压器对电压进行抬升处理后，输入至比较器的正电源端，再进行新一轮的校准，直到比较器的速度满足要求或到达校准极限为止；
9.完成速度的自适应校准后，比较器输出的信号经过sr锁存器锁存，输入至失调电压校准逻辑电路，失调电压校准逻辑电路根据sr锁存器输出的信号输出相应的数字信号，以控制体电压产生器的工作状态，体电压产生器产生体电压后，输入至比较器的输入对管的体电压端，再进行新一轮的校准，直到比较器的失调电压被体电压完全补偿或者到达校准极限为止。
10.在一种可能的实施方式中，比较器输出的两个信号经过同或门处理后，输入至鉴
相器的u
o
端口，时钟信号经过可调延时单元延时处理后，输入至鉴相器的u
o
‑
端口，鉴相器的ld端口输出的信号输入至自适应逻辑电路。
11.在一种可能的实施方式中，自适应逻辑电路包括：自适应控制电路、第一计数器和第一选择器，鉴相器的ld端口输出的信号输入至自适应控制电路，自适应控制电路的控制端与第一计数器的控制端电连接，自适应控制电路的输出端与第一选择器的控制端电连接，第一计数器的输出端与第一选择器的输入端电连接，第一选择器的输出端与升压器的输入端电连接。
12.在一种可能的实施方式中，自适应控制电路上电复位后产生使能信号，以控制第一计数器和第一选择器开始工作，第一计数器开始计数，升压器根据第一计数器提供的数字码抬升电压并输出，当鉴相器的ld端口输出的信号发生翻转，或者第一计数器完成全部计数，升压器输出最终抬升的电压。
13.在一种可能的实施方式中，升压器包括：电荷泵和升压电路，电荷泵用于将电源电压抬升至2倍大小，该2倍电源电压用于控制升压电路中开关管的导通与截止，当开关管导通时，升压电路中的输出端v
dd
boost被充电到电源电压，当开关管截止时，升压器输出端v
dd
boost根据电容器一端的数字信号d<2:0>抬升电压，并输出该电压。
14.在一种可能的实施方式中，失调电压校准逻辑电路包括：校准控制电路、第二计数器和第二选择器，sr锁存器输出的dp信号输入至校准控制电路，校准控制电路的控制端与第二计数器的控制端电连接，校准控制电路的输出端与第二选择器的控制端电连接，第二计数器的输出端与第二选择器的输入端电连接，第二选择器的输出端与体电压产生器的输入端电连接。
15.在一种可能的实施方式中，校准控制电路上电复位后产生使能信号，以控制第二计数器和第二选择器开始工作，第二计数器开始计数，体电压产生器根据第二计数器产生的数字码抬升电压并输出，当sr锁存器输出的dp信号发生翻转，或者第二计数器完成全部计数，体电压产生器完成最终的电压抬升并输出。
16.在一种可能的实施方式中，第二选择器和体电压产生器的数量均为两个，校准控制电路产生的使能信号以及将使能信号经过非门处理处理后的信号分别输入至两个第二选择器的控制端，两个体电压产生器一一对应的与两个第二选择器电连接，且两个体电压产生器均与比较器的输入对管的体电压端电连接。
17.在一种可能的实施方式中，体电压产生器包括：电荷泵和升压电路，电荷泵用于将电源电压抬升至2倍大小，该2倍电源电压用于控制升压电路中开关管的导通与截止，当开关管导通时，升压电路中的输出端v
subp/n
被充电到电源电压，当开关管截止时，升压器输出端v
subp/n
根据电容器一端的数字信号d<3:0>抬升电压，并输出该电压。
18.本发明中的一种用于动态比较器的自适应校准电路，具有以下优点：
19.1、失调校准电路通过调节比较器电路中输入对管的体电压来补偿失调电压，有效的降低了失调电压的大小。
20.2、比较器的pt容忍度高：加入了速度自适应电路，使得该比较器具有较高的抗pt变化的能力，比较速度受pt影响变化减小。在该电路中设置了一个数字控制的延时单元来抵抗pt变化，可以通过外界输入来指定延时，使比较器电路有足够快的速度。也可以直接设置一个较小的值，考虑到最坏pt情况下的比较器延时以及延时单元也会受到的pt影响，希
望比较器的延时不会超过我们的设置值。
21.3、校准比较速度以及校准失调电压阶段均没有引入额外的容性负载，对单个比较器电路的性能得到很大提升。
22.4、具备可优化性：速度自适应电路和失调校准电路都是通过电压调节来进行性能校正，且其校正的逻辑接近，升压器和体电压产生器结构一致，因此有机会将两个电路合二为一，删减一部分重复功能的模块，优化电路；对于升压器，可以选择其他电荷泵结构来替代，同时依旧保持电容器组调节电压的灵活性；对于升压器的范围，每个电压台阶的大小，以及总台阶的数量，可以通过改变电容器组的数量及每个电容的权重来控制，因此较为灵活。
附图说明
23.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为本发明实施例提供的含有自适应校准电路的比较器电路的电路示意图；
25.图2为本发明实施例提供的比较器电路的详细电路示意图；
26.图3为本发明实施例提供的比较器的内部电路示意图；
27.图4为本发明实施例提供的速度自适应电路的电路示意图；
28.图5为本发明实施例提供的速度自适应电路的工作流程图；
29.图6为本发明实施例提供的速度自适应电路的时序图；
30.图7为本发明实施例提供的升压器的电路示意图；
31.图8为本发明实施例提供的失调校准电路的电路示意图；
32.图9为本发明实施例提供的失调校准电路的工作流程图；
33.图10为本发明实施例提供的体电压产生器的电路示意图。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.图1为本发明实施例提供的含有自适应校准电路的比较器电路的电路示意图，图2为本发明实施例提供的比较器电路的详细电路示意图示意图。本发明提供了一种自适应校准电路，包括：速度自适应电路和失调校准电路，速度自适应电路和失调校准电路分别与比较器的正电源端和输入对管的体电压端v
bn
和v
bp
电连接；
36.速度自适应电路包括：自适应逻辑电路和升压器，失调校准电路包括：失调电压校准逻辑电路和体电压产生器；比较器输出的信号经过同或门，得到信号y，信号y再输入鉴相器，鉴相器对表示比较器比较完成的信号y和经过延迟的时钟信号进行比较后，输入至自适应逻辑电路，自适应逻辑电路根据该比较结果输出相应的数字信号，以控制升压器的工作
状态，升压器对电压进行抬升处理后，输入至比较器的正电源端，再进行新一轮的校准，直到比较器的速度满足要求或到达校准极限为止；
37.完成速度的自适应校准后，比较器输出的信号经过sr锁存器锁存，输入至失调电压校准逻辑电路，失调电压校准逻辑电路根据sr锁存器输出的信号输出相应的数字信号，以控制体电压产生器的工作状态，体电压产生器产生体电压后，输入至比较器的输入对管的体电压端，再进行新一轮的校准，直到比较器的失调电压被体电压完全补偿或者到达校准极限为止。
38.示例性地，速度自适应电路用于对比较器因温度t和工艺p引起的转化速度变化的校准，比较器的转化速度与比较器所加的电源电压呈正相关。而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。
39.本发明的实施例中，如图3所示，比较器包括前级放大器与后级锁存器两部分。比较器的工作状态由时钟clk控制，clk为高电平时比较器复位，clk为低电平时比较器比较。比较器的具体工作过程如下：
40.当clk为高电平时，前级放大器中的晶体管m4、m5处于导通状态，将x，y节点电压拉低。后级锁存器中的晶体管m12、m15导通，m6、m7关断，将输出v
on
、v
op
充电至高电平。晶体管m8与m11也导通，将晶体管m6、m7的漏级充电至v
dd
，防止在后面比较的过程中放电不完全引起失配。此时比较器处于复位状态。
41.当clk为低电平时，晶体管m1导通，m4、m5关断。假定此时v
in
>v
ip
，晶体管m3中流过的电流大于晶体管m2中流过的电流。y节点电压升高的速度大于x节点，晶体管m7相较于m6先导通。晶体管m7导通后与m10迅速将v
op
下拉至低电平。晶体管m9关断，m13导通，v
on
被充电至v
dd
，比较结束。
42.本发明中的比较器clk为高电平时，比较器处于复位状态，比较器两个输出端电平均为高。clk为低电平时，比较器处于比较状态，比较器的一个输出端电平为高，另一个输出端电平为低。
43.图4为本发明实施例提供的速度自适应电路的电路示意图。在一种可能的实施例中，比较器输出的两个信号经过同或门处理后，输入至鉴相器的u
o
端口，时钟信号经过可调延时单元延时处理后，输入至鉴相器的u
o
‑
端口，鉴相器的ld端口输出的信号输入至自适应逻辑电路。
44.示例性地，可调延时单元通过数字控制信号控制实际延时。
45.在一种可能的实施例中，自适应逻辑电路包括：自适应控制电路、第一计数器和第一选择器，鉴相器的ld端口输出的信号输入至自适应控制电路，自适应控制电路的控制端与第一计数器的控制端电连接，自适应控制电路的输出端与第一选择器的控制端电连接，第一计数器的输出端与第一选择器的输入端电连接，第一选择器的输出端与升压器的输入端电连接。
46.示例性地，整个速度自适应电路模块由一个同或门、数字可调延时单元、鉴相器、以及自适应逻辑电路组成。该电路原理为利用鉴相器检测经过延迟的clk信号和比较器的完成信号y，若是比较器信号y先于延时clk信号，则表示比较器的转换速度合适，此时不作校准；若比较器信号y落后于延时clk信号，则通过自适应逻辑电路抬升升压器的输出电压，输出的电压加到比较器的电源端，再进行新一轮比较。自适应控制电路既检测比较器更新
后的输出，又检测计数器的输出(“cnt”)，如果鉴相器输出发生翻转或计数器的计数已满(cnt＝8)，自适应控制电路将为计数器生成停止信号(“stp”)，并完成校准过程。速度自适应电路的工作流程如图5所示，自适应逻辑电路的时序如图6所示。
47.图7为本发明实施例提供的升压器的电路示意图。在一种能的实施例中，升压器包括：电荷泵和升压电路，电荷泵用于将电源电压抬升至2倍大小，该2倍电源电压用于控制升压电路中开关管的导通与截止，当开关管导通时，升压电路中的输出端v
dd
boost被充电至v
dd
；当开关管截止时，升压器输出端v
dd
boost根据电容器一端的数字信号d<2:0>抬升电压，并输出该电压。
48.升压电路通过切换电容器产生比电源电压更高的电压。其节点上增加的电压与电容器组中开关电容器的数量成正比。d<2:0>是通过逻辑电路控制的数字信号，用于电容器切换。通过控制pmos开关管的打开(0)时，输出端被充电到v
dd
，当pmos开关管关断(2v
dd
)时，输出端浮空，通过控制电容器一端的电压来达到升压的效果。
49.图8为本发明实施例提供的失调校准电路的电路示意图。在一种可能的实施例中，失调电压校准逻辑电路包括：校准控制电路、第二计数器和第二选择器，sr锁存器输出的dp信号输入至校准控制电路，校准控制电路的控制端与第二计数器的控制端电连接，校准控制电路的输出端与第二选择器的控制端电连接，第二计数器的输出端与第二选择器的输入端电连接，第二选择器的输出端与体电压产生器的输入端电连接。
50.示例性地，校准期间，比较器的两个差分输入端v
ip
和v
in
短接。因此，sr锁存器的输出仅取决于其失调量。如果检测到dp的输出为高电平，则基于图3所示的比较器，这意味着输入端v
ip
处存在负的失调电压。因此，需要将该侧的晶体管的体电压v
subn
设置得较高，以补偿误差。当dp处于低电平时，情况则相反。
51.启动过程可以通过上电复位por信号来完成。在所有寄存器复位且校准使能信号cen2设置为高的情况下，校准控制电路确定失调偏移的极性，并为第二选择器发出en2使能信号，从而确定该对晶体管需要电压校准。在en使能信号之后，第二计数器在后续时钟上开始计数(起始信号为“str”)。比较器将根据新生成的体电压更新其输出。校准控制电路既检测比较器的更新输出，又检测第二计数器的输出(“cnt”)。如果比较器输出发生翻转或第二计数器的计数已满(cnt＝15)，校准控制电路将为第二计数器生成停止信号(“stp”)，并完成校准过程。失调校准电路的工作流程如图9所示。
52.在本发明的实施例中，第二选择器和体电压产生器的数量均为两个，校准控制电路产生的使能信号以及将使能信号经过非门处理处理后的信号分别输入至两个第二选择器的控制端，两个体电压产生器一一对应的与两个第二选择器电连接，且两个体电压产生器均与比较器的输入对管的体电压端电连接。
53.图10为本发明实施例提供的体电压产生器的电路示意图。在一种可能的实施例中，体电压产生器包括：电荷泵和升压电路，电荷泵用于将电源电压抬升至2倍大小，该2倍电源电压用于控制升压电路中开关管的导通与截止，当开关管导通时，升压电路中的输出端v
subp/n
被充电至v
dd
；当开关管截止时，升压器输出端v
subp/n
根据电容器一端的数字信号d<3:0>抬升电压，并输出该电压。
54.示例性地，由图10可以看出，上述体电压产生器与升压器的电路结构相似，但二者所要求的电压范围不同，因此其电容的大小也不同，需要根据实际情况调整。
55.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
56.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。