一种可抑制本振三次谐波的功率混频器的制作方法

本申请涉及无线通信技术领域，特别是涉及一种用于射频发射机的可抑制本振三次谐波的功率混频器。

背景技术

在射频收发机中，本振信号的三次谐波会恶化无线通信系统性能。比如混频器输出的三次谐波经过功率放大器后，由于功率放大器本身的非线性会再混频回落到所需要的频带内，恶化射频发射机的效率和线性度。射频发射机中混频器本振信号的三次谐波也可能会落到射频接收机所在的频段，恶化射频接收机的性能。

请参阅图1，现有的直接上变频架构的射频发射机从左到右依次包括驱动器B1、二分频器DT、驱动器B2、一个有源混频器M1、预功率放大器PPA、功率放大器PA和天线。驱动器B1、B2均由反相器组成，用于提高信号的驱动能力。本振输入信号fLO(t)经过驱动器B1信号增强，再经过二分频器DT产生四路IQ正交信号，再经过驱动器B2得到进一步增强的四个信号,分别是四个相位偏移0度、90度、180度、270度的正交本振信号LO_0、LO_90、LO_180、LO_270，提供给有源混频器M1。有源混频器M1将来自基带芯片BB的基带信号上变频为射频信号，分别经过预功率放大器PPA和功率放大器PA放大后，经天线发射出去。

图1所示的直接上变频架构的射频发射机还有如下变形，各自都存在一定的缺陷。

方案一：基尔伯特混频器和功率放大器。缺点是没有抑制本振三次谐波的功能；混频器负载为电感，而且预功率放大器负载也需要电感，版图面积大，设计成本高。

方案二：采用8相位本振驱动的共3个无源谐波抑制混频器和功率放大器，如图2所示。图2中用四分频器DF取代了图1中的二分频器DT，图2中用两个驱动器B2、B3取代了图1中的一个驱动器B2，图2中用三个无源混频器M1至M3取代了图1中的一个有源混频器M1，图2中在驱动器B2和三个无源混频器M1至M3之间还新增了25％占空比电路LOG1，图2中在驱动器B3和三个无源混频器M1至M3之间还新增了25％占空比电路LOG2。缺点是：传统的8相位本振信号设计至少需要一个四分频器产生，分频器设计复杂度较高；采用三个混频器实现谐波抑制功能，版图面积大；需要做的近似，设计难度高且本振信号失配对其负载敏感，即混频器的设计难度大；采用的是无源混频器，故需要25％占空比电路；其后电路需要加功率放大器才能传输功率，进一步加大设计难度。

方案三：采用在电感和电容谐振抵消三次本振谐波的无源混频器和功率放大器。缺点是需要大面积的无源器件，版图面积大，其后也需要加功率放大器传输功率。

综上所述，设计一个集变频、放大和谐波抑制功能于一身的谐波抑制功率混频器，即一个电路同时实现混频器、功率放大器和谐波抑制的功能，将会简化了射频发射机电路的设计，降低成本。

技术实现要素：

本申请所要解决的技术问题是提出了一种可以抑制本振三次谐波的功率混频器，即一种将吉尔伯特混频器、功率放大器和谐波抑制功能于一身的电路。

为解决上述技术问题，本申请提出了一种可抑制本振三次谐波的功率混频器，包括本振信号链路电路、跨导级电路、开关级电路、共源共栅级电路和负载电路。所述本振信号链路电路为开关级电路提供两路本振信号，其中一路相对另一路有60度的相位差。所述跨导级电路有两个，用来将基带电压信号转化为电流信号。所述开关级电路有两个，分别使用所述两路本振信号将来自两个跨导级电路的电流信号上变频为所需的射频信号。所述共源共栅级电路有两个，分别将两个开关级电路输出的射频信号传递给负载电路。所述负载电路实现两个共源共栅级电路的输出电流相加。通过特殊的相位差设计，实现了抑制三次谐波的功能。

进一步地，所述开关级电路中采用有源混频器，其增益等于跨导级跨导和负载的乘积，该乘积值大于1。

进一步地，所述本振信号链路电路包括延时模块、若干驱动器、两个二分频器、若干电容和若干电阻。本振输入信号fLO(t)分为两路；一路不做变化称为本振信号fLO(t)，另一路经过延时模块得到延时本振信号fLO(t-T/6)，其中T表示本振信号fLO(t)的周期。本振信号fLO(t)经过一个驱动器信号增强后，经过一个二分频器产生四路IQ正交信号，这四路IQ正交信号分别经过四个驱动器进一步增强，随后分别连接到四个隔直电容，这四个隔直电容的输出端分别是四路正交的本振信号LOIp、LOIn、LOQp和LOQn，最后连接到混频器模块；四个电阻将直流偏置电压分别提供给四路正交的本振信号LOIp、LOIn、LOQp和LOQn。延时本振信号fLO(t-T/6)经过一个驱动器信号增强后，经过一个二分频器产生四路IQ正交信号，这四路IQ正交信号分别经过四个驱动器进一步增强，随后分别连接到四个隔直电容，这四个隔直电容的输出端分别是延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60，最后连接到混频器模块；四个电阻将直流偏置电压分别提供给延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60。

进一步地，本振信号fLO(t)的傅里叶展开式为延时本振信号fLO(t-T/6)的傅里叶展开式为其中ωLO表示本振信号的角频率；两者的和抵消本振信号三次谐波。

进一步地，所述跨导级电路、开关级电路和共源共栅级电路的整体由两个IQ正交功率混频器组成的混频器模块构成。

进一步地，本振信号LOIp连接到混频器一的Ip端，本振信号LOIp_60连接到混频器二的Ip端，此时混频器一的Ip端输入和混频器二的Ip端输入相位差60度。本振信号LOIn连接到混频器一的In端，本振信号LOIn_60连接到混频器二的In端，此时混频器一的In端输入和混频器二的In端输入相位差60度。本振信号LOQp连接到混频器一的Qp端，本振信号LOQp_60连接到混频器二的Qp端，此时混频器一的Qp端输入和混频器二的Qp端输入相位差60度。本振信号LOQn连接到混频器一的Qn端，本振信号LOQn_60连接到混频器二的Qn端，此时混频器一的Qn端输入和混频器二的Qn端输入相位差60度。

进一步地，每个IQ正交功率混频器又是由I路混频器和Q路混频器组成；在I路混频器中，跨导级电路包括一对NMOS差分对管，分别将输入差分基带信号从电压域转到电流域；跨导级电路输出基带信号电流进入开关级电路中，开关级电路包括两组NMOS差分对管；在四路正交的本振信号的驱动下，开关级电路中的对管对来自跨导级电路的输入信号进行采样，实现上变频；开关级电路输出的射频信号进入共源共栅级电路，共源共栅级电路由两个NMOS管组成，其栅端接直流偏置电压；Q路混频器与I路混频器的结构相同；I、Q两路混频器将上变频后的射频电流信号通过各自的共源共栅电路的输出端相连接，实现I路和Q路信号在电流域的相加。

进一步地，一个IQ正交功率混频器的开关级电路中的晶体管由四路正交的本振信号LOIp、LOIn、LOQp和LOQn驱动；另一个IQ正交功率混频器的开关级电路中的晶体管由延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60驱动；两个IQ正交功率混频器的输出电流在时域上有60度的延时。

进一步地，所述负载电路包括可调电容、变压器和负载电阻；电流信号通过变压器和可调电容组成的谐振选频网络，并通过变压器的阻抗变比将功率传递到负载电阻上，实现信号输出。

进一步地，所述可调电容为可编程电容阵列，通过调节可编程电容阵列以覆盖不同频段。

本申请取得的技术效果是具有良好的谐波抑制效果、设计复杂度低、效率高、线性度高。

附图说明

图1是传统的直接上变频发射机的结构示意图。

图2是现有的采用8相位本振驱动的共3个无源谐波抑制混频器的直接上变频发射机的结构示意图。

图3是本申请提出的可抑制本振三次谐波的功率混频器的整体结构示意图一。

图4是本申请提出的可抑制本振三次谐波的功率混频器的整体结构示意图二。

图5是本振信号、延时本振信号的波形示意图。

图6是本振信号、延时本振信号的频谱示意图。

图7是单个IQ正交功率混频器的电路结构示意图。

图8是本申请与普通功率混频器的本振信号三次谐波抑制效果的比较示意图。

图中附图标记说明：本振信号链路电路1、跨导级电路2、开关级电路3、共源共栅级电路4、负载电路5。

具体实施方式

请参阅图3，本申请提出的可抑制本振三次谐波的功率混频器包括本振信号链路电路1、跨导级电路2、开关级电路3、共源共栅级电路4和负载电路5。所述本振信号链路电路1为开关级电路3提供两路本振信号，其中一路相对另一路有60度的相位差。本振信号链路电路1输入是从频率综合器接收来的本振输入信号。所述跨导级电路2有两个，用来将基带电压信号转化为电流信号。所述开关级电路3有两个，分别使用所述两路本振信号将来自两个跨导级电路2的电流信号上变频为所需的射频信号。所述共源共栅级电路4有两个，分别将两个开关级电路输出的射频信号传递给负载电路，用来提高电路的可靠性，防止电路被击穿；并提高本振抑制度。所述负载电路5实现两个共源共栅级电路4的输出电流相加，从而实现本振信号的三次谐波抑制，并将功率传递到输出负载，实现大功率输出。所述开关级电路3中采用的是有源混频器，其增益等于跨导级跨导和负载的乘积，设计中此乘积值是大于1的，即实现了对信号的放大。

请参阅图4，其中的延时模块B0、驱动器B1和B6、二分频器DT1和DT2、驱动器B2至B5以及B7至B10、电容C1至C8，电阻R1至R8构成了本振信号链路电路1。由两个混频器单元M1、M2组成的混频器模块构成了跨导级电路2、开关级电路3和共源共栅级电路4。在混频器模块后方的可调电容C、变压器T1和负载电阻RL构成了负载电路5。

请参阅图4，所述本振信号链路电路1中，50％占空比的本振输入信号fLO(t)分为两路。一路不做变化称为本振信号fLO(t)，另一路经过延时模块B0得到延时本振信号fLO(t-T/6)，其中T表示本振信号fLO(t)的周期。本振信号fLO(t)的傅里叶展开式为延时本振信号fLO(t-T/6)的傅里叶展开式为此处展开式省略了3次以上的高次谐波，其中ωLO表示本振信号的角频率。由这两路信号的傅里叶展开式可知，两者的和可以抵消本振信号三次谐波。图5和图6分别是这两路信号的波形和频谱示意图。图6中，fLO表示这两路信号的频率，3fLO表示这两路信号的三次谐波的频率。

本振信号fLO(t)经过驱动器B1后信号增强，经过二分频器DT1产生四路IQ正交信号，这四路IQ正交信号分别经过驱动器B2至B5进一步增强驱动能力，随后分别连接到隔直电容C1至C4，隔直电容C1至C4的输出端分别是四路正交的本振信号LOIp、LOIn、LOQp和LOQn，最后连接到混频器模块。所述本振信号链路电路1跟混频器模块的耦合方式为交流耦合，通过大电阻R1至R4将直流偏置电压LOvbias分别提供给四路正交的本振信号LOIp、LOIn、LOQp和LOQn。

延时本振信号fLO(t-T/6)的通路与本振信号fLO(t)的通路类似。延时本振信号fLO(t-T/6)经过驱动器B6信号增强后，经过二分频器DT2产生四路IQ正交信号，这四路IQ正交信号分别经过驱动器B7至B10进一步增强驱动能力，随后分别连接到隔直电容C5至C8，隔直电容C5至C8的输出端分别是延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60，最后连接到混频器模块。大电阻R5至R8将直流偏置电压LOvbias分别提供给延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60。但是在该延时信号通路中，经过二分频器DT2后，四路IQ正交信号的延时值为fLO(t-T/12)，即延时值变为T/12。因此需要在进入混频器模块之前将四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60的相位交换fLO(t-T/12 T/4)＝fLO(t T/6)，这样就能实现所需要的T/6的延时信号。相位交换是通过改变本振信号链路电路1和混频器模块的连接方式实现的，具体为：混频器M1和M2的结构完全相同，都有四个本振输入，由前面推导可知，当电容C1输出的本振信号LOIp连接到混频器M1的Ip端，而电容C8输出的本振信号LOIp_60连接到混频器M2的Ip端，此时混频器M1的Ip端输入和混频器M2的Ip端输入相位差60度。之所以选择电容C8的输出端作为LOIp_60，是因为如果不做相位交换，电容C8的输出端应该和电容C4输出端保持一致，即也为Qn。但根据前面推导可知，电容C5和电容C8有T/4的延时，此时将电容C8输出作为LOIp_60，即实现了-T/12 T/4＝T/6的延时。同理，其他三端相位交换类似，如图4所示。

图4中的混频器模块由两个IQ正交功率混频器分别作为功率混频器单元M1、M2组成。IQ正交功率混频器的一个优点就是具有良好的镜像抑制作用。

请参阅图7，IQ正交功率混频器M1又是由I路混频器和Q路混频器组成。对于IQ正交功率混频器M1的I路混频器而言，跨导级电路的NMOS差分对管MI1和MI2分别将输入基带信号BBIp和BBIn从电压域转到电流域。为兼顾效率和线性度，跨导级电路中的晶体管MI1和MI2一般偏置在AB类状态。跨导级电路输出基带信号电流进入开关级电路中，开关级电路由两组NMOS差分对管MI3和MI4，以及MI5和MI6组成。一般情况下，四路正交的本振信号LOIp、LOIn、LOQp和LOQn的摆幅应该足够大使得开关级电路中的对管具有良好的开关特性，从而对来自跨导级电路的输入信号进行采样，实现上变频作用，并且降低开关级电路对电路线性度和噪声的影响。本申请中采用全差分的电路结构可以提高混频器的抑制度，即减小本振到射频端和本振到基带输入端的泄露。开关级电路输出的射频信号进入共源共栅级电路。共源共栅级电路由NMOS管MC1和NMOS管MC2组成，其栅端接直流偏置电压Vcas，用来提升电路可靠性。常规的电源电压是1.8V，为提升电路的速度响应，跨导级电路和开关级电路采用的是最高耐压为1.2V的晶体管，所以需要添加共源共栅级电路中能够承压1.8V的NMOS管来分担压降。因为功率混频器具有线性功率放大器的特性，即理想情况下NMOS管MC1和NMOS管MC2的漏极电压最大可达到2倍的电源电压3.6V，所以增加共源共栅级电路就降低跨导级电路和开关级电路中的晶体管被击穿的可能，同时降低了本振信号到射频输出端的泄露，即提高了电路的隔离度。IQ正交混频器M1中的Q路混频器与I路混频器相同，Q路混频器中的NMOS管MQ1至MQ6、MC3和MC4的功能分别与I路混频器中的NMOS管MI1至MI6、MC1和MC2的功能相同。I、Q两路混频器将上变频后的射频电流信号通过MC1、MC2、MC3和MC4的输出端(漏极)相连接，这样就实现了I路和Q路信号在电流域的相加，从而抑制镜像信号。IQ合成后的电流信号通过负载级的变压器T1和可编程电容阵列C组成谐振选频网络，并通过变压器T1合适的阻抗变比将变压器T1初级线圈的功率传递到次级线圈负载电阻RL上，实现大功率信号输出。通过调节可编程电容阵列C可覆盖sub-1GHz(低于1GHz)频段，可用于2G、LTE(长期演进技术)、NB-IoT(窄带物联网)、LoRa(长距离广域网)等无线通信系统中。通过改变负载，比如调整电感电容的值、或者采用电阻负载，还可应用于sub-6GHz(低于6GHz)频段。

所述IQ正交功率混频器M2的结构与IQ正交功率混频器M1相同，唯一不同之处在于信号。IQ正交功率混频器M2的开关级电路中的晶体管由延时60度的四路正交的本振信号LOQp_60、LOQn_60、LOIn_60和LOIp_60驱动。最后，IQ正交功率混频器M1和M2的输出电流在时域上有60度的延时，即其电流频谱与本振信号的频谱一致，本振信号三次谐波处幅值相等但相位相差180度，二者电流相加就实现了对本振信号三次谐波的抑制，即实现了采用1:1谐波抑制功率混频器。

请参阅图8，其中的实线对应左侧的纵轴，虚线对应右侧的纵轴。在sub-1GHz频带且输出功率相同的条件下，相对于无谐波抑制功能的混频器(下方实线)，本申请的谐波抑制功率混频器(上方实线)对本振信号的三次谐波抑制效果可提高25.35dB至34.59dB，有效提高了功率混频器的线性度。同时，在上述频带内，本申请的谐波抑制功率混频器的效率值可达7.71％至10.78％，这对于功率放大器前面的电路而言，效率是相对高的，说明本申请具有良好的效率。

与现有技术相比，本申请提出的可抑制本振三次谐波的功率混频器具有如下有益效果。

第一，将基尔伯特混频器和预功率放大器结合在一起，省略了预功率放大器。预功率放大器的负载一般由变压器和电容阵列组成，因此本申请只需要一个变压器T1，减少了版图面积，降低了成本。

第二，具有良好的谐波抑制功能，可以抑制本振信号三次谐波，可以作为驱动级用于LTE、5G等通信系统中，为后续电路的提供良好的线性度，降低对其他频段的影响。本申请在sub-1GHz带宽内对三次谐波的抑制可达到49.2dB至59.3dB,相对于没有谐波抑制的混频器提高了25dB至34.6dB。同时，通过谐波抑制有效提高了输出信号的线性度。

第三，只需要两个完全相同的功率混频器单元且不需要做近似，就能实现谐波抑制，复用率大，简化了电路设计。

第四，本振信号链路电路中只需要二分频器，不需要四分频器，设计难度降低。同时，本振信号链路电路也无需25％占空比产生电路，进一步简化设计。

结构简单且可抑制本振信号三次谐波的低成本谐波抑制功率混频器，仅仅使用简单的二分频器和两个功率混频器单元就能实现谐波抑制并放大信号。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。