供电电路及其电子终端的制作方法

1.本技术涉及电子技术领域，特别涉及一种供电电路及其电子终端。


背景技术：

2.封装(package)是把集成电路装配为芯片最终产品的过程，将生产出来的集成电路裸片放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
3.目前已知的一种用于加热、雾化的集成供电电路，采用的是各个电子元器件分立封装的方式设置在电路板上，但是随着使用该供电电路的小型电子终端的功能多样化的不断提升，需要的元器件也不断有所增加，导致电子元器件在小型电子终端中占用的空间越来越大，增加了生产成本，这就降低了这种集成供电电路以及使用该供电电路的电子终端的实用性。


技术实现要素：

4.本技术实施例提供了一种供电电路及其电子终端，能够通过模块分立集成方式设置电子元器件，减少电子元器件在小型电子终端中占用的空间，降低生产成本，提升了分立封装结构的供电电路的实用性。
5.有鉴于此，本技术第一方面提供一种供电电路，包括微处理器、电压控制模块、驱动模块、正反接电流开关模块以及加热模块；
6.所述供电电路通过模块分立集成方式，将所述微处理器、所述电压控制模块、所述正反接电流开关模块、所述驱动模块以及所述加热模块中的电子元器件，按照所属的各个模块分别集成封装并设置在电路板上。
7.可选地，所述微处理器用于控制所述电压控制模块、驱动模块和所述正反接电流开关模块；
8.所述电压控制模块用于将电源电压调节至第一目标电压和第二目标电压，并将所述第二目标电压耦合至所述驱动模块，所述第一目标电压用于控制所述正反接电流开关模块的开断；
9.所述驱动模块用于将所述第一目标电压耦合到所述正反接电流开关模块，以驱动所述正反接电流开关模块工作；
10.所述正反接电流开关模块用于根据所述第二目标电压生成正接电流和反接电流，并将所述正接电流和所述反接电流在所述第二目标电压的同一个信号周期内的不同预设时长耦合到所述加热模块；
11.所述加热模块用于根据所述正接电流和所述反接电流进行交替加热。
12.可选地，所述正反接电流开关模块包括第一电流开关子模块和第二电流开关子模块；
13.所述不同预设时长包括第一预设时长和第二预设时长；
14.所述第一电流开关子模块用于在所述第一预设时长内导通，根据所述第二目标电
压产生所述正接电流，并将所述正接电流耦合到所述加热模块，所述第一预设时长为所述第二目标电压在同一个电压信号周期内预设的第一个时长；
15.所述第二电流开关子模块用于在所述第二预设时长内导通，根据所述第二目标电压产生所述反接电流，并将所述反接电流耦合到所述加热模块，所述第二预设时长为所述第二目标电压在同一个电压信号周期内预设的第二个时长，所述第一预设时长与所述第二预设时长的时长总和不超过所述同一个电压信号周期的时长阈值。
16.可选地，所述不同预设时长还包括第三预设时长、或者所述第三预设时长至第n预设时长，n表示序数。
17.可选地，所述第一预设时长和所第二预设时长相等或者不相等。
18.可选地，所述第一预设时长的所述正接电流的电流幅值和所述第二预设时长的所述反接电流的电流幅值相等或者不相等。
19.可选地，所述第一预设时长的所述正接电流的波形和所述第二预设时长的所述反接电流的波形相同或者不相同。
20.可选地，所述第一电流开关子模块包括：
21.第一晶体管，所述第一晶体管的第二极与所述加热模块的一端相连；
22.第二晶体管，所述第二晶体管的第一极接地，所述第二晶体管的第二极与所述加热模块的另一端相连；
23.所述第二电流开关子模块包括：
24.第三晶体管，所述第三晶体管的第二极与所述加热模块的另一端相连；
25.第四晶体管，所述第四晶体管的第一极接地，所述第四晶体管的第二极与所述加热模块的一端相连。
26.可选地，所述第一晶体管和所述第三晶体管为p型金属氧化物半导体，同时所述第二晶体管和所述第四晶体管为n型金属氧化物半导体；
27.或者，
28.所述第一晶体管和所述第三晶体管为n型金属氧化物半导体，同时所述第二晶体管和所述第四晶体管为p型金属氧化物半导体；
29.或者，
30.所述第一晶体管和所述第三晶体管为npn型三极管，同时所述第二晶体管和所述第四晶体管为pnp型三极管，同时所述第二晶体管和所述第四晶体管为npn型三极管。
31.可选地，所述第一电流开关子模块包含的晶体管个数和所述第二电流开关子模块包含的晶体管个数相等或者不相等。
32.可选地，所述第一电流开关子模块和所述第二电流开关子模块均包含3个以上的晶体管个数；
33.或者，
34.所述第一电流开关子模块和所述第二电流开关子模块中的其中一个子模块，包含3个以上的晶体管个数，另一个子模块包含小于3个的晶体管个数。
35.可选地，所述驱动模块包括：
36.第一驱动元件，所述第一驱动元件的第一极与所述第一晶体管的第三极相连，所述第一驱动元件的第二极接地，所述驱动元件的第三极与所述微处理器相连；
37.第二驱动元件，所述第二驱动元件的第一极与所述第三晶体管的第三极相连，所述第二驱动元件的第二极接地，所述第二驱动元件的第三极与所述微处理器相连。
38.可选地，所述第一驱动元件和所述第二驱动元件均为npn型三极管；
39.或者，
40.所述第一驱动元件和所述第二驱动元件均为pnp型三极管；
41.或者，
42.所述第一驱动元件和所述第二驱动元件均为n型金属氧化物半导体；
43.或者，
44.所述第一驱动元件和所述第二驱动远近均为p型金属氧化物半导体。
45.可选地，所述驱动模块包括3个以上驱动元件。
46.可选地，所述电压控制模块包括：
47.升压控制电路，用于将所述电源电压升压后得到所述第一目标电压，并将所述第一目标电压分别传输给所述第一电流开关子模块以及所述第二电流开关子模块，所述升压控制电路的一端与所述第二晶体管的第三极以及所述第四晶体管的第三极分别相连，所述升压控制电路的另一端与供电电源相连；
48.功率变换电路，用于调制所述电源电压至所述第二目标电压，所述功率变换电路的一端与所述第一晶体管的第一极以及所述第三晶体管的第一极分别相连，所述功率变换电路的另一端与所述供电电源相连。
49.本技术第二方面提供一种电子终端，包括如上述第一方面实施例中所述的供电电路。
50.从以上技术方案可以看出，本技术实施例的分立封装结构的供电电路，包括微处理器、电压控制模块、驱动模块、正反接电流开关模块以及加热模块，供电电路通过各个模块分别集成的方式，将微处理器、电压控制模块、正反接电流开关模块、驱动模块以及加热模块中的电子元器件，按照所属的各个模块分别集成封装并设置在电路板上，由上可知，这样按照各个模块结构分立集成封装的供电电路，与各个模块中的各个电子元器件分立封装的结构相比，能够大幅缩小在电路板上所占用的面积以及在电子终端中占用的空间，降低生产成本，因此提升了该分立封装结构的供电电路的实用性。
附图说明
51.图1为本技术实施例中一个供电电路的结构示意图；
52.图2为本技术实施例中另一个供电电路的结构示意图；
53.图3为本技术实施例中另一个供电电路的结构示意图。
具体实施方式
54.本技术实施例提供了一种供电电路及其电子终端，用于通过模块分立集成方式设置电子元器件，减少电子元器件在小型电子终端中占用的空间，降低生产成本，提升了供电电路的实用性。
55.下面结合附图，对本技术实施例中的技术方案进行清楚、完整的描述，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员
在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互结合。
56.请参阅图1，图1为本技术实施例中一个供电电路的结构示意图。
57.本技术实施例中提供一种供电电路，该供电电路包括电源装置101、微处理器102、电压控制模块103、驱动模块104、正反接电流开关模块105以及加热模块106；
58.该供电电路通过模块分立集成方式，将微处理器102、电压控制模块103、驱动模块104、正反接电流开关模块105以及加热模块106中的的电子元器件，按照所属的各个模块分别集成封装并设置在电路板上。
59.封装的形式，可以采用直插式封装或者贴片式封装，直插式封装还可以分为单列直插式封装和单列曲插式封装、双列直插式封装、球栅阵列封装，封装的材料可以采用金属封装、塑料封装或者陶瓷封装，有关封装的形式和材料，具体此处不做限定。
60.本技术实施例中，由于供电电路通过各个模块分别集成的方式，将微处理器、电压控制模块、驱动模块、正反接电流开关模块以及加热模块中的电子元器件，按照所属的各个模块分别集成封装并设置在电路板上，因此与各个模块中的各个电子元器件分立封装的结构相比，能够大幅缩小在电路板上所占用的面积以及在电子终端中占用的空间，降低了生产成本，因此提升了该分立封装结构的供电电路的实用性。
61.本技术实施例中，具体地，微处理器102用于控制电压控制模块103、所述驱动模块104和正反接电流开关模块105；
62.电压控制模块103用于将电源电压调节至第一目标电压和第二目标电压，并将第二目标电压耦合至驱动模块，第一目标电压用于控制正反接电流开关模块的开断；
63.驱动模块104用于将第一目标电压耦合到正反接电流开关模块105，以驱动正反接电流开关模块105工作；
64.正反接电流开关模块105用于根据第二目标电压生成正接电流和反接电流，并将正接电流和反接电流在第二目标电压的同一个信号周期内的不同预设时长耦合到加热模块106；
65.加热模块106用于根据正接电流和反接电流进行交替加热。
66.需要说明的是，本技术实施例中的加热模块106可以为加热电阻，具体此处不做限定。
67.本技术实施例中的供电电路，由于微处理器控制电压控制模块、驱动模块和正反接电流开关模块，电压控制模块将电源电压调节至第一目标电压和第二目标电压，并将第二目标电压耦合至驱动模块，驱动模块将用于控制正反接电流开关模块的开断的第一目标电压耦合到正反接电流开关模块，驱动正反接电流开关模块工作，接着正反接电流开关模块根据第二目标电压生成正接电流和反接电流，并将正接电流和反接电流在第二目标电压的同一个信号周期内的不同预设时长耦合到加热模块，加热模块根据正接电流和反接电流进行交替加热，这样能够使设置有该加热模块的加热装置均匀受热，从而提升了该分立封装结构的供电电路的使用性能，延长了设置有该加热模块的小型电子终端的使用寿命。
68.以上对本技术实施例中另一个供电电路的结构进行了说明，以下参阅图2，图2为本技术实施例中另一个供电电路的结构示意图。
69.本技术实施例中，供电电路包括电源装置201、微处理器202、电压控制模块203、驱
动模块204、第一电流开关子模块205、第二电流开关子模块206以及加热模块207。
70.也就是说，本技术实施例中，正反接电流开关模块可以包括第一电流开关子模块205和第二电流开关子模块206。
71.需要说明的是，前述图1实施例中的不同预设时长可以包括第一预设时长和第二预设时长。
72.本技术实施例中，具体地，第一电流开关子模块205用于在第一预设时长内导通，并将正接电流耦合到加热模块207。
73.需要说明的是，第一预设时长为第二目标电压在同一个电压信号周期内预设的第一个时长。
74.第二电流开关子模块206用于在第二预设时长内导通，根据第二目标电压产生反接电流，并将反接电流耦合到加热模块207。
75.需要说明的是，第二预设时长为第二目标电压在同一个电压信号周期内预设的第二个时长，并且第一预设时长与第二预设时长的时长总和不超过同一个电压信号周期的时长阈值。
76.进一步地，不同预设时长还可以包括第三预设时长、或者第三预设时长至第n预设时长，n表示序数。也就是说，第二目标电压在同一个电压信号周期内，可以包括第一预设时长、第二预设时长和第三预设时长，也可以包括第一预设时长、第二预设时长、第三预设时长至第n预设时长。有关同一个电压信号周期内包括多少个预设时长，具体此处不做限定。
77.进一步地，第一预设时长和第二预设时长可以相等，也可以不相等。同样地，第一预设时长、第二预设时长、第三预设时长以及第三预设时长之后的第n预设时长均可以相等，也可以不相等，具体此处不做限定。
78.进一步地，第一预设时长的正接电流的电流幅值和第二预设时长的反接电流的电流幅值可以相等，也可以不相等，具体此处不做限定。
79.进一步地，第一预设时长的正接电流的波形和第二预设时长的反接电流的波形可以相同，也可以不相同，具体此处不做限定。
80.进一步地，第一电流开关子模块205可以包括：
81.第一晶体管，该第一晶体管的第二极与加热模块的一端相连；
82.第二晶体管，该第二晶体管的第一极接地，第二晶体管的第二极与加热模块的另一端相连；
83.第二电流开关子模块206可以包括：
84.第三晶体管，该第三晶体管的第二极与加热模块的另一端相连；
85.第四晶体管，该第四晶体管的第一极接地，第四晶体管的第二极与加热模块的一端相连。
86.进一步地，驱动模块204可以包括：
87.第一驱动元件，该第一驱动元件的第一极与第一晶体管的第三极相连，第一驱动元件的第二极接地，该第一驱动元件的第三极与微处理器相连；
88.第二驱动元件，该第二驱动元件的第一极与第三晶体管的第三极相连，该第二驱动元件的第二极接地，第二驱动元件的第三极与微处理器相连。
89.进一步地，电压控制模块203可以包括：
90.升压控制电路，用于将电源电压升压后得到第一目标电压，并将第一目标电压分别传输给第一电流开关子模块以及第二电流开关子模块，升压控制电路的一端与第二晶体管的第三极以及第四晶体管的第三极分别相连，升压控制电路的另一端与供电电源相连。
91.功率变换电路，用于调制电源电压至第二目标电压，功率变换电路的一端与第一晶体管的第一极以及第三晶体管的第一极分别相连，功率变换电路的另一端与供电电源相连。
92.需要说明的是，第一晶体管、第二晶体管、第三晶体管以及第四晶体管可以为场效应管或者三极管，具体此处不做限定。
93.第一驱动元件以及第二驱动元件均可以为场效应管或者三极管，具体此处不做限定。
94.本技术实施例中，可以将正反接电流开关模块中包括的第一晶体管至第四晶体管集成封装在一起，因此将整个正反接电流开关模块单独分立封装，这样相比起将每个晶体管封装的结构，能够大幅节省安装在电路板以及电子终端中的空间，降低生产成本，提升供电电路和设置有该供电电路的实用性。需要说明的是，正反接电流开关模块中包含的第一电流开关子模块和第二电流开关子模块，该两个子模块可以分别包括更多个晶体管，且第一电流开关子模块包含的晶体管数目可以和第二电流开关子模块包含的晶体管数目相同，也可以不相同，在此具体不做限定。设置更多的晶体管，能够将大功率电压分压，达到减少各个晶体管负担，延长各个晶体管寿命的作用。
95.此外，本技术实施例中，可以将驱动模块中包括的第一驱动元件和第二驱动元件集成封装在一起，以此将驱动模块单独分立封装，这样相比起将每个驱动元件独立封装，同样能够节省安装在电路板以及电子终端中的空间，提升集成电路和设置有该集成电路的实用性。需要说明的是，驱动模块中包含的三极管或者场效应管等驱动元件，同样可以不止两个，例如3个、4个或者更多个，有关驱动元件的数目，具体此处不做限定。设置更多的驱动元件，也能够起到将大功率电压分压，从而减少驱动元件负担，延长驱动元件寿命的作用。
96.当第一晶体管至第四晶体管均为场效应管时，第一晶体管、第二晶体管、第三晶体管以及第四晶体管的第一极均可以为源极，第二极均可以为漏极，第三极均可以为栅极。也就是说，第一晶体管和第三晶体管可以是p型金属氧化物半导体(positive channel metal oxide semiconductor,pmos管)，同时第二晶体管和第四晶体管可以是n型金属氧化物半导体(nagative channel metal oxide semiconductor,nmos管)。
97.进一步地，pmos管的个数可以是3个或者更多，nmos管的个数也可以是3个或者更多，并且，pmos管的个数可以和nmos管的个数相同，也可以不相同，具体此处不做限定。
98.反之，第一晶体管和第三晶体管可以是nmos管，同时第二晶体管和第四晶体管可以是pmos管，具体此处不做限定。
99.当第一晶体管至第四晶体管均为三极管时，第一晶体管和第三晶体管可以是npn型(n
‑
p
‑
n semiconductor triode)，同时第二晶体管和第四晶体管可以是pnp型，反之，第一晶体管和第三晶体管可以是pnp型，第二晶体管和第四晶体管可以是npn型，具体此处不做限定。
100.需要说明的是，第一驱动元件以及第二驱动元件的第一极均可以为集电极，第二极均可以为发射极，第三极均可以为基极。也就是说，第一驱动元件以及第二驱动元件可以
均是npn型，也可以均是pnp型，具体此处不做限定。
101.此外，第一驱动元件以及第二驱动元件，可以其中一个是npn型，另一个是pnp型，具体此处不做限定。
102.此外，第一驱动元件以及第二驱动元件，还可以是场效应管，具体此处不做限定。
103.功率变换电路可以为全桥式功率变换电路、半桥式功率变换电路或推挽式功率变换电路，具体此处不做限定。
104.优选地，实现本技术上述实施例的具体方案如下：
105.请参见图3，图3为本技术实施例的另一个供电电路的结构示意图。
106.实现本技术实施例中的一个供电电路的具体方案为：
107.如图3所示，本实施例中的供电电路包括电源装置301、微处理器302、电压控制模块303、驱动模块304、正反接电流开关模块305以及加热模块306。请参见图3，电压控制模块303、驱动模块304以及正反接电流开关模块305分别用虚线框标示，并且各个模块都是按照不同的模块独立封装在一起。
108.本实施例中，供电电路的第一电流开关子模块包括：
109.第一pmos管q1，第一pmos管q1的漏极d1与雾化器中的加热电阻的一端相连；
110.第二nmos管q6，第二nmos管q6的源极s6接地，第二nmos管q6的漏极d6余雾化器的加热电阻的另一端相连。
111.供电电路的第二电流开关子模块包括：
112.第三pmos管q4，该第三pmos管q4的漏极d4与雾化器的加热电阻的另一端相连；
113.第四nmos管q3，该第四nmos管q3的源极s3接地，第四nmos管q3的漏极d3与雾化器的加热电阻的一端相连。
114.供电电路的驱动模块包括：
115.第一三极管q2，该第一三极管q2的集电极c2与第一pmos管q1的栅极g1相连，第一三极管q2的发射极e2接地，第一三极管q2的基极b2与微处理器相连；
116.第二三极管q5，该第二三极管q5的集电极c5与第三pmos管q4的栅极g4相连，第二三极管q5的发射极e5接地，第二三极管q5的基极b5与微处理器相连。
117.供电电路的电压控制模块包括：
118.升压控制电路，将电源电压升压后得到第一目标电压，并将第一目标电压分别传输给第一电流开关子模块以及第二电流开关子模块，升压控制电路的一端与第二nmos管q6的栅极g6以及第四nmos管的q3的栅极g3分别相连，升压控制电路的另一端与供电电源相连；
119.功率变换电路，调制电源电压至第二目标电压，功率变换电路的一端与第一pmos管q1的源极s1以及第三nmos管q4的源极s4分别相连，功率变换电路的另一端与供电电源相连。
120.需要说明的是，本技术实施例中，第一三极管q2和第二三极管q5可以是npn型，也可以是pnp型，也可以一个是npn型，一个是pnp型，具体此处不做限定。
121.本技术实施例中，请参见图3，虽然第一nmos管至第四nmos管的源极均有3个引脚，漏极均有4个引脚，但每个nmos管的源极和漏极并不限定引脚个数，也可以为1个引脚、2个引脚或多个引脚，多引脚的其中一个好处是便于nmos管散热，不容易被烧坏。
122.此外，需要说明的是，图3中所示的电阻r5、r6、r8、r9为驱动电阻，r19、r20为接地电阻，具体不再赘述。
123.本技术实施例中，微处理器通过升压控制模块303根据第一目标电压控制驱动模块304中的第一三极管q2和第二三极管q5交替导通和断开，使正反接电流开关模块305中的第一开关电流子模块(第一pmos管q1和第二nmos管q6)在第二目标电压的同一个信号周期内的第一预设时长内导通，并根据第二目标电压生成正接电流，此时第二开关电流子模块(第三pmos管q4和第四nmos管q3)断开，随后使第二开关电流子模块(第三pmos管q4和第四nmos管q3)在第二目标电压的同一个信号周期内的第二预设时长内导通，并根据第二目标电压生成反接电流，此时第一开关电流子模块(第一pmos管q1和第二nmos管q6)断开，这样不仅能够实现在不同的预设时长以正向和反向电流交替给加热电阻，延长了加热装置及其电子终端的寿命，降低了生产成本，提升了该分立封装结构的供电电路的实用性，并且由于是各个模块分别独立集成封装，减少了各个元器件占用电路板及电子终端的空间，从而进一步实现了产品的小型化，提升了供电电路和电子终端的实用性。
124.尽管已经相对于一个或多个实现方式示出并描述了本技术，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本技术包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。即，以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。
125.另外，对于特性相同或相似的结构元件，本技术可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
126.在本技术的其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本技术的描述变得晦涩。因此，本技术并非旨在限于所示的实施例，而是与符合本技术所公开的原理和特征的最广范围相一致。