制造三维存储器的方法及三维存储器与流程

1.本技术涉及半导体领域，更具体的，涉及一种制造三维存储器的方法及三维存储器。


背景技术：

2.三维存储器由于体积小、存储密度高，因而受到消费者的欢迎。
3.3d nand型的三维存储器，通过设置堆叠结构来提升存储量及存储密度。然而由于三维存储器的结构复杂、精细，因此在制造过程中也具有更多的困难。
4.三维存储器通常基于晶圆制造，在制造过程中晶圆可能会发射翘曲变形。例如在衬底形成氧化部后，或者在去除堆叠结构的牺牲层形成牺牲间隙后，或者在牺牲间隙中填充导电材料形成栅极层后，堆叠结构都会因强度变化、应力变化等因素造成弯曲。尤其是弯曲量累加时，若使得晶圆整体的翘曲量过大，会使得后续工艺难以进行。
5.若要矫正晶圆的变形，又可能增加许多工步，耗时耗力还可能增加制造成本。


技术实现要素：

6.本技术的实施例提供了一种制造三维存储器的方法，该方法包括：去除形成于衬底的堆叠结构的牺牲层以形成牺牲间隙，其中，所述堆叠结构包括贯穿其中并延伸至所述衬底的槽；在所述堆叠结构和所述衬底的表面形成介电层；去除所述介电层的位于所述槽的底端处的部分；通过所述槽氧化所述衬底；以及在所述牺牲间隙形成栅极层。
7.在一个实施方式中，形成所述介电层的步骤包括：在所述堆叠结构和所述衬底的表面沉积介电材料；以及对所述介电材料进行退火以形成具有体现为高介电常数的晶体结构的所述介电层。
8.在一个实施方式中，所述介电材料包括氧化铝，所述退火的方式是快速热退火。
9.在一个实施方式中，去除所述介电层的位于所述槽的底端处的部分的步骤包括：刻蚀去除所述介电层的位于所述槽的底端处的部分。
10.在一个实施方式中，所述衬底的对应所述槽的底端处为多晶硅层；以及氧化所述衬底的步骤包括：氧化所述多晶硅层。
11.在一个实施方式中，形成所述栅极层的步骤包括：通过所述槽在所述牺牲间隙沉积栅极材料以形成所述栅极层，其中，所述栅极层通过所述连接层与所述绝缘层连接；以及在形成所述栅极层的步骤之后所述方法还包括：去除所述槽中的栅极材料。
12.在一个实施方式中，所述栅极材料包括钨。
13.在一个实施方式中，在形成所述栅极层的步骤之前所述方法还包括：通过所述槽在所述牺牲间隙沉积导电材料以形成连接层，其中，所述连接层贴合所述介电层、并用于连接所述介电层和所述栅极层；在形成所述栅极层的步骤之后所述方法还包括：去除所述槽中的导电材料。
14.在一个实施方式中，所述导电材料包括氮化钛。
15.在一个实施方式中，所述方法用于制造与非型三维存储器。
16.在一个实施方式中，所述槽是所述与非型三维存储器的栅线缝隙；以及其中，所述方法还包括：在所述栅线缝隙中填充绝缘材料以电隔绝所述栅线缝隙两侧的所述栅极层。
17.第二方面，本技术的实施例提供了一种三维存储器，该三维存储器包括：衬底；堆叠结构，形成于所述衬底，并包括交替堆叠的绝缘层和栅极层；槽结构，贯穿所述堆叠结构并延伸至所述衬底；以及衬底介电部，设置于所述衬底与所述槽结构之间，并包括位于所述槽结构的底端处的开口。
18.在一个实施方式中，所述三维存储器还包括至少一部分位于所述开口中的衬底氧化部。
19.在一个实施方式中，所述衬底氧化部的材料包括被氧化的多晶硅。
20.在一个实施方式中，所述衬底介电部包括高介电常数的晶体结构。
21.在一个实施方式中，所述晶体结构的材料包括经过快速热退火处理的氧化铝。
22.在一个实施方式中，所述栅极层通过连接层与所述绝缘层连接。
23.在一个实施方式中，所述栅极层的材料包括钨，所述连接层的材料包括氮化钛。
24.在一个实施方式中，所述三维存储器是与非型三维存储器。
25.在一个实施方式中，所述槽结构是栅线缝隙结构。
26.本技术的实施例提供的制造三维存储器的方法，能够在利用晶圆制造三维存储器的时候，减小晶圆的翘曲变形。三维存储器的结构形态较好，能够顺利的进行后续的制造步骤。三维存储器的精度、性能等也可得到提升。
附图说明
27.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
28.图1是根据本技术实施方式的制造三维存储器的方法的流程框图；
29.图2至图6是根据本技术实施方式制造三维存储器的工艺图；以及
30.图7是根据本技术实施方式的三维存储器的示意性结构图。
具体实施方式
31.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
32.应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。
33.在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，堆叠结构的层数、各层的厚度等并非按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
34.还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
35.除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
36.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本技术。
37.图1是根据本技术实施方式的用于制造三维存储器的方法的流程框图。参考图1，本技术实施例提供的方法1000包括如下步骤：
38.步骤s101，去除形成于衬底的堆叠结构的牺牲层以形成牺牲间隙。堆叠结构包括贯穿堆叠结构并延伸至衬底的槽。
39.步骤s102，在堆叠结构和衬底的表面形成介电层。
40.步骤s103，去除介电层的位于槽的底端处的部分。
41.步骤s104，通过槽氧化衬底。
42.步骤s105，在牺牲间隙形成栅极层。
43.以下结合附图2至6详述该方法1000的各个步骤。
44.步骤s101
45.去除形成于衬底的堆叠结构的牺牲层以形成牺牲间隙。示例性地，在步骤s101之前，还包括现有的用于制造三维存储器的步骤。例如在基于晶圆的衬底上交替堆叠绝缘层和牺牲层以形成堆叠结构；形成贯穿堆叠结构的沟道结构、虚拟沟道结构；形成贯穿堆叠结构并延伸至衬底的槽等。沟道结构和虚拟沟道结构可以用于支撑堆叠结构，进而可通过槽去除牺牲层以形成牺牲间隙。
46.示例性地，本技术提供的方法用于制造与非型(nand)三维存储器。进而贯穿堆叠结构的槽可以是栅线缝隙，栅线缝隙用于电隔离其两侧相邻的栅极层。在另一些实施方式中，这些槽也可以是其他形式，例如断续排布的槽；或者是一些贯穿堆叠结构但是不用作栅线缝隙的槽。
47.在示例性地实施方式中，本技术提供的方法1000中，去除牺牲层的步骤之前，在不包括其他的影响晶圆变形的步骤的情况下，不对衬底进行现有的氧化步骤。
48.在步骤s101之后，可形成如图2所示的三维存储结构200。参考图2，衬底201上设置有堆叠结构202。堆叠结构202中的牺牲层已去除，进而形成了与绝缘层203交替堆叠的牺牲间隙204。该三维存储结构还包括贯穿堆叠结构202的沟道结构205和栅线缝隙206。沟道结构205可包括由外至内依次设置的阻挡层、电荷存储层、隧穿层、沟道层和绝缘芯填充层。进
一步地，沟道结构205还包括其顶部的漏极和底部的源极。堆叠结构202上可设置有绝缘填充层207，绝缘填充层207可用于填平堆叠结构202的台阶区(未示出)。进而栅线缝隙206可贯穿绝缘填充层207。栅线缝隙206和牺牲间隙204是连通的。
49.由于牺牲层被去除，相比于被实施步骤s101之前的结构，该三维存储结构200也会有一定的变形。但不会影响进一步地加工。
50.示例性地，在步骤s101之后还包括清洗的步骤。在去除牺牲层的过程中，通常会使用一些化学物质，继而三维存储结构200的表面可能残留有一些化学物质。通过清洗的步骤可以获得表面清洁的三维存储结构200。
51.步骤s102
52.在堆叠结构和衬底的表面形成介电层。示例性地，在形成介电层的过程中，三维存储结构的被暴露的表面都会附着介电层。
53.参考图3，绝缘填充层207的上表面覆盖有第一介电部208。栅线缝隙206对应堆叠机构202(及绝缘填充层207)的侧壁覆盖有第二介电部209。牺牲间隙204的内壁、即绝缘层203的上表面、下表面、以及沟道结构205的暴露出的外周面覆盖有第三介电部210。栅线缝隙206的对应衬底201的侧壁覆盖有第四介电部211。栅线缝隙206的底端处覆盖有第五介电部212。
54.在示例性地实施方式中，形成介电层的步骤包括：在堆叠结构和衬底的表面沉积介电材料；以及对介电材料进行退火以形成具有体现为高介电常数的晶体结构的介电层。
55.沉积介电材料的步骤可以采用例如化学气相沉积工艺。介电材料沉积到三维存储结构时是以大量的单原子方式沉积的，并且在沉积的过程中对绝缘层203等现有结构也有影响。进而可通过退火来调整介电材料所形成的介电层208～212的晶体结构。具体地，介电层208～212可经过快速热退火(rta)处理。rta处理后的介电层208～212的晶体结构可体现出高介电常数。
56.示例性地，介电材料包括氧化铝。rta处理后的介电层包括α
‑
al2o3。α晶型的氧化铝相比于其他晶型的氧化铝具有更高的介电常数，而且其介电常数也高于绝缘层203或阻挡层可包括的氧化硅等材料的介电常数。第三介电部210有助于提高绝缘层203的介电能力，进而使得绝缘层203可以更薄。
57.步骤s103
58.去除介电层的位于栅线缝隙的底端处的部分，即去除第四介电部。进一步地，还去除介电层的位于堆叠结构的上表面的第一介电部。
59.如图3和图4所示，原介电层208～212被去除了一部分。可以利用刻蚀的方式去除第五介电部212和第一介电部208。示例性地，去除第一介电部208的方式可以是在其他步骤中利用化学机械研磨同步去除。
60.去除第一介电部208有利于后续工艺的进行，以在绝缘填充层207之上形成最终要形成的三维存储器的其他结构。
61.去除第五介电部212后可暴露出衬底201的多晶硅层213，并使得第四介电部211具有位于栅线缝隙206底端的开口214。第四介电部211在第五介电部212被刻蚀去除的过程中，也可有一定的损耗而形成为衬底介电部211a。
62.在进行步骤s102和步骤s103之后，可形成如图4所示的三维存储结构200。
63.该三维存储结构200的形态有一定的改观。介电层208～212形成过程中，rta处理等工艺对堆叠结构202和衬底201具有矫正效果。具体地，三维存储结构200的变形量可从之前的近
‑
600μm而向正方向矫正。
64.步骤s104
65.示例性地，衬底的对应栅线缝隙的底端处为多晶硅层。氧化衬底的步骤包括：氧化多晶硅层。
66.参考图4，衬底201可包括单晶硅(si)、单晶锗(ge)、iii
‑
v族化合物半导体材料、ii
‑
vi族化合物半导体材料或在本领域中已知的其它半导体材料中的至少一种。衬底201还可以设置有多层。在刻蚀出栅线缝隙206的步骤中，可控制栅线缝隙206的深度，使得栅线缝隙206的底端处暴露出的部分是衬底201中的多晶硅层213。
67.如图5所示，被氧化的多晶硅层213a相比于原多晶硅层213更厚。多晶硅层213在氧化的过程中被掺入氧元素而形成有氧化硅，随着氧元素的不断进入，多晶硅层213不断变厚，进而成为被氧化的多晶硅层213a。被氧化的多晶硅层213a的至少一部分进入衬底介电部211a的开口214中。
68.作为对比地，现有技术通常在去除牺牲层之前，还包括通过栅线缝隙而对衬底进行氧化。由于衬底通常为一体式结构，而堆叠结构已经被分割，因此对衬底氧化后，在应力的作用下，衬底或者说晶圆整体的中部会凸起，四周会下翘。然后再进行去除牺牲层的步骤后，堆叠结构强度进一步降低，此时的衬底或晶圆整体的翘曲变形甚至可达
‑
800μm。这样的变形程度可能超过后续工艺所用到的设备的允许极限。继而难以制造三维存储器或制造出不良品。
69.由于步骤s102对三维存储结构200有一定地矫正作用，并且介电层209～211a对堆叠结构202的强度有一定地加强，因此三维存储结构200在步骤s104中的变形受到一定的抑制。该步骤后的三维存储结构200的变形量仍可在
‑
500μm之内。
70.步骤s105
71.介电层的厚度被控制地远小于牺牲间隙的厚度，因此可以继续在牺牲间隙内形成栅极层。
72.具体地、在牺牲间隙除第三介电部的空间形成栅极层。示例性地，可先通过栅线缝隙在牺牲间隙沉积导电材料以形成贴合第三介电部的连接层，再通过栅线缝隙在牺牲间隙除连接层的空间内沉积栅极材料以形成栅极层。
73.示例性地，在进行步骤s105的过程中，栅线缝隙中可存留有导电材料和栅极材料。进而在步骤s105之后可包括步骤s106，去除栅线缝隙中的导电材料和栅极材料。
74.如图6所示，栅极层215通过连接层216而与第三介电部210连接。栅极层215的栅极材料可包括钨(w)，连接层216的导电材料可包括氮化钛(tin)。氮化钛与第三介电部210的结合性能较好，同时氮化钛与栅极层215的结合性能也较好，有助于稳定栅极层215。此外氮化钛可以导电，可以配合栅极层215的功能。具体地，在三维存储结构200中，栅极层215与沟道结构205中对应的多层结构可形成一个浮栅控制型的存储单元。
75.在进行步骤s105的过程中，随着栅极层215的形成，堆叠机构202的内应力变化使得三维存储结构200再次变形。衬底201或者说晶圆整体可转变为中间凹、四周翘的形态。在前述步骤对三维存储结构200的应力影响、以及在介电层209～211a以及被氧化的多晶硅层
213a的结构形态作用下，步骤s105后的三维存储结构200的变形量可控制在 600以内。
76.在示例性地实施方式中，本技术提供的方法用于制造与非型(nand)三维存储器。进而贯穿堆叠结构的槽可以是栅线缝隙。该方法还包括如下步骤：在栅线缝隙中填充绝缘材料以电隔绝栅线缝隙两侧的栅极层。
77.本技术实施方式提供的制造三维存储器的方法可以制造变形量较小、整体合格率较高的三维存储器。在主要的工艺步骤、即制造三维存储结构的各步骤中，三维存储结构的变形量始终得到较好的控制，避免出现过大的变形量。该方法避免了三维存储结构变形量超过工艺设备的允许极限，使得各步骤可以顺利进行。
78.参考图7，其中示出根据本技术一个实施方式的三维存储器。本技术提供的三维存储器300包括：衬底301、堆叠结构302、栅线缝隙结构303和衬底介电部304。
79.衬底301内可设置有各种辅助电路。堆叠结构302形成于衬底301，包括交替堆叠的绝缘层305和栅极层306。堆叠结构302之上还设置有各种功能层和辅助电路。
80.栅线缝隙结构303贯穿堆叠结构302并延伸至衬底301。衬底介电部304设置于衬底301与栅线缝隙结构303之间，具体地，设置在栅线缝隙结构303的侧壁。栅线缝隙结构303的底端与衬底301通过衬底介电部304的开口而连接。栅线缝隙结构303可用于分割不同的存储块，其材料包括绝缘材料。示例性地，衬底介电部304的材料包括氧化铝，例如经过快速热退火处理的氧化铝。衬底介电部304的晶体结构具有高介电常数。
81.三维存储器300还包括贯穿堆叠结构302的沟道结构308，以及一些未示出的用于构成三维存储器300的结构。
82.示例性地，绝缘层305和栅极层306之间还可有介电层。示例性地，绝缘层305和栅极层306之间还可有连接层307，栅极层306通过连接层307与绝缘层305连接。进一步地，栅极层306通过连接层307与介电层连接，即栅极层306通过连接层307、再通过介电层而与绝缘层305连接。示例性地，栅极层306的材料包括钨，连接层307的材料包括氮化钛。
83.示例性地，还包括衬底氧化部309。衬底氧化部309的至少一部分位于衬底介电部304的开口中。示例性地，衬底氧化部309的材料包括被氧化的多晶硅。
84.在一些示例性地实施方式中，栅线缝隙结构303中可设置一些例如共源线等结构。栅线缝隙结构303可穿过衬底氧化部309而与衬底301连接。栅线缝隙结构303两侧的栅极层306电隔绝。
85.在另一些实施方式中，本技术提供的三维存储器包括：衬底、堆叠结构、槽结构和衬底介电部。槽结构贯穿堆叠结构并延伸至衬底中。衬底介电部位于衬底和槽结构之间且位于槽结构的侧壁。示例性地，三维存储器还包括衬底氧化部。衬底氧化部位于槽结构和衬底之间且位于槽结构的底端，进一步地，衬底氧化部位于衬底介电部的开口中。本实施方式提供的三维存储器中，槽结构可以是一些不用作栅线缝隙结构的结构或者不能单独用作栅线缝隙结构。
86.以上描述仅为本技术的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。