一种自适应低损耗功率器件的制作方法

1.本发明属于功率半导体技术领域，涉及一种自适应低损耗功率器件。


背景技术：

2.ligbt(lateral insulated gate bipolar transistor，横向绝缘栅双极型晶体管)是横向金属氧化层半导体场效应管和双极结型晶体管组成的复合型功率半导体器件，除了结合mosfet和bjt所具有的低导通电压、低驱动功耗、强电流能力、高耐压特性以及热稳定性好等特点，相比于纵向igbt，ligbt在硅基和soi基上易于集成，且soi基ligbt可以实现器件的完全电气隔离，具有绝缘性能好和泄漏电流小等优点，因此广泛应用在高压集成电路中。
3.soi ligbt在关断期间，漂移区中的因电导调制产生的过剩载流子由于阳极区的电子势垒无法被抽走，只能通过复合消失，使得igbt的关断速度减慢，出现拖尾电流，增大关断损耗。为了解决这一问题，采用短路阳极技术在阳极端引入n型阳极区，在器件关断时提供一条抽取电子的通路，可加快关断速度从而减小关断损耗。但是短路阳极结构的引入使得器件在开启时会出现从单极到双极的模式转变，产生snapback现象，影响器件并联时电流分布的均匀性，同时n型阳极区的引入会降低阳极空穴注入效率，增大导通压降。


技术实现要素：

4.本发明的目的在于，针对上述问题，提出一种自适应低损耗功率器件。
5.本发明的技术方案为：
6.一种自适应低损耗功率器件，包括沿器件垂直方向自下而上依次层叠设置的p衬底1、埋氧层2和n漂移区3；沿器件横向方向，所述n漂移区3的上层从一侧到另一侧依次具有阴极结构、栅极结构和阳极结构；
7.所述阴极结构包括p阱区4、p 体接触区5和n 阴极区6；所述p阱区4位于n漂移区3上层一端，所述p 体接触区5和所述n 阴极区6相互接触并列位于p阱区4上表面远离n漂移区3的一端，且所述n 阴极区6在靠近n漂移区3的一侧，p 体接触区5和n 阴极区6表面共同引出阴极电极；
8.所述栅极结构为平面栅结构，由绝缘介质71及其之上的导电材料81共同构成，导电材料81的引出端为栅电极；所述绝缘介质71一端覆盖于n 阴极区6的部分上表面和p阱区4的上表面，另一端覆盖于部分n漂移区3的上表面；
9.其特征在于，所述阳极结构包括n缓冲层9、p 阳极区10、绝缘介质槽73和自适应mos结构；所述n缓冲层9位于n漂移区3上层另一端，沿器件横向方向，所述n缓冲层9上表面从一侧到另一侧依次具有p 阳极区10、绝缘介质槽73和自适应mos结构，且所述p 阳极区10位于n缓冲层9上表面靠近n漂移区3一侧，p 阳极区10与绝缘介质槽73之间被n缓冲层9隔离；所述自适应mos结构包括p
‑
body区11、n 阳极区12、绝缘介质72和位于绝缘介质72上表面的导电材料82；所述p
‑
body区11位于n缓冲层9上层远离n漂移区3的一侧，且在器件纵向
方向上呈多段分布；所述n 阳极区12位于p
‑
body区11上层且不与n缓冲层9接触；绝缘介质72位于n缓冲层9远离n漂移区3一侧的上表面，且绝缘介质72的边沿与绝缘介质槽73远离p 阳极区10一侧的边沿有交叠；绝缘介质72与p
‑
body区11完全接触、与n 阳极区12部分接触；所述p 阳极区10、导电材料82和n 阳极区12表面共同引出阳极电极；
10.所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
11.进一步的，在器件纵向方向上，所述绝缘介质槽73呈多段分布，且被所述n缓冲层9隔开。
12.进一步的，所述多段p
‑
body区11在纵向方向上连接。
13.进一步的，所述绝缘介质槽73下表面与n漂移区3接触。
14.本发明的有益效果是，相比于传统soi ligbt具有更快的关断速度和更小的关断损耗；相比于短路阳极soi ligbt，在器件正向导通时避免了snapback现象，同时降低了导通压降。
附图说明
15.图1为实施例1的结构示意图；
16.图2为实施例1沿aa’的截面剖面图；
17.图3为实施例1沿bb’的截面剖面图；
18.图4为实施例1沿cc’的截面剖面图；
19.图5为实施例2的结构示意图；
20.图6为实施例3的结构示意图；
21.图7为实施例4的结构示意图；
具体实施方式
22.下面结合附图和实施例，详细描述本发明的技术方案：
23.实施例1
24.如图1、2、3、4所示，本例的自适应低损耗功率器件，包括沿器件垂直方向自下而上依次层叠设置的p衬底1、埋氧层2和n漂移区3；沿器件横向方向，所述n漂移区3从一侧到另一侧依次包括阴极结构、栅极结构和阳极结构；
25.所述阴极结构包括p阱区4、p 体接触区5和n 阴极区6；所述p 体接触区5和所述n 阴极区6相互接触并列位于p阱区4上表面远离n漂移区3的一端，且所述n 阴极区6在靠近n漂移区3的一侧，p 体接触区5和n 阴极区6表面共同引出阴极电极；
26.所述栅极结构为平面栅结构，由绝缘介质71及其之上的导电材料81共同构成，导电材料81的引出端为栅电极；所述绝缘介质71一端覆盖于靠阴极一侧的n 阴极区6的部分上表面和p阱区4的上表面，另一端覆盖于n漂移区3的上表面；
27.其特征在于，所述阳极结构包括n缓冲层9、p 阳极区10、绝缘介质槽73和自适应mos结构；沿器件横向方向，所述n缓冲层9上表面从一侧到另一侧依次是p 阳极区10、绝缘介质槽73和自适应mos结构，且所述p 阳极区10位于n缓冲层上表面靠近n漂移区3一侧；所述自适应mos结构位于所述n缓冲层9上表面，包括p
‑
body区11、n 阳极区12、绝缘介质72和位于绝缘介质72上表面的导电材料82；所述p
‑
body区11位于n缓冲层上表面且远离n漂移区
3的一侧，在器件纵向方向上，具有多段p
‑
body区11；所述n 阳极区12位于p
‑
body区11上表面且不与n缓冲层9接触；绝缘介质72覆盖于n缓冲层9上表面且与p
‑
body区11完全接触，与n 阳极区12部分接触；所述p 阳极区10、导电材料82和n 阳极区12表面共同引出阳极电极；
28.所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
29.本例的工作原理为：
30.正向导通时，栅极接高电位，阴极端栅极沟道导通，此时阳极电压较低，阳极端自适应mos结构处于关闭状态，即阳极栅沟道关断，对应器件处于双极导电模式，不会出现snapback现象；同时，阳极端绝缘介质73可以缓解n 阳极区12对器件空穴注入效率的影响。器件关断过程中，随着阴极端沟道关断，阳极电压逐步上升，阳极自适应mos沟道自适应性开启，从而加速漂移区内存储的电子经n
‑
buffer层9、阳极mos沟道、n 阳极区12抽出，同时多段分布的p
‑
body区11与n 阳极区12在阳极自适应mos开启时提供多条电子抽取通路，有利于加快器件关断速度并降低关断损耗。器件正向阻断时，阳极电压使阳极mos自适应开启，提供泄漏电流释放路径，防止寄生pnp晶体管触发，增大器件耐压。
31.实施例2
32.如图5所示，本例与实施例1的区别在于，在器件纵向方向上，所述绝缘介质槽73呈多段分布，且被所述n缓冲层9隔开。
33.与实施例1相比，多段绝缘介质槽73增多了低阻的n缓冲层电子通道，在器件关断过程中，加快关断速度和减小关断损耗；在器件横向方向上使用绝缘介质槽73，缓解了自适应mos结构对p 阳极区空穴注入效率的影响。
34.实施例3
35.如图6所示，本例与实施例1的区别在于，本例在阳极区的p
‑
body区11和n 阳极区12在纵向方向上连续。
36.与实施例1相比，阳极自适应mos结构的工艺更加简单且易于实现。
37.实施例4
38.如图7所示，本例与实施例1的区别在于，本例在阳极区的绝缘介质槽73下表面与n漂移区3接触。
39.与实施例1相比，与n漂移区3接触的绝缘介质槽73隔断了低阻的n缓冲层电子通道，使得器件在导通时抑制snapback现象能力更强，同时增强抑制n 阳极区12对器件空穴注入效率的影响，有利器件获得较低正向导通压降。