形成图案的方法与流程

1.本发明涉及形成图案的方法。具体来说，本发明涉及形成图案的方法，可避免因光学邻近效应(optical proximity effect；ope)造成的边缘缺陷。


背景技术：

2.随着半导体元件的集成密度的增加，光微影处理需要更高的解析度来满足半导体元件的准确度需求。光微影蚀刻处理通常用于在半导体基板上制造电子及光电元件。因此，图案的准确度是决定半导体元件品质的非常重要的因素。
3.然而，在光微影蚀刻处理之后，存在着主要由光阻溢出预定区域引起的边缘缺陷，例如图案的线宽偏差、线末端缩短、线缺失。通常执行光学邻近校正(optical proximity correction；opc)，预先歪曲遮罩上的图案，最小化opc，以解决边缘缺陷。然而，在工艺中执行opc需要很多时间。
4.实际应用上，需要一种可更有效率形成没有边缘缺陷的图案的方法。


技术实现要素：

5.本发明的目的在于提供一种形成图案的方法，其可简化工艺，并实现更高品质的半导体元件，其中图案没有边缘缺陷，有着更好的精确度。
6.本发明中的一方面是关于形成图案的方法，包括以下步骤：提供结构，包括基板以及目标层，其中目标层设置于基板上，以及目标层包括中央区以及周边区；在中央区上形成多个核心图案以及线型分隔图案，其中通过沟槽使线型分隔图案与多个核心图案分隔，其中线型分隔图案的宽度大于50纳米；在周边区上覆盖光阻；移除未覆盖多个核心图案以及未覆盖线型分隔图案的中央区的部分，以在中央区内形成图案；以及移除光阻、线型分隔图案以及多个核心图案，以暴露图案。
7.在一些实施方式中，结构还包括介于基板以及目标层之间的硬遮罩。
8.在一些实施方式中，目标层包括氮化硅。
9.在一些实施方式中，线型分隔图案的宽度为50纳米至150纳米。
10.在一些实施方式中，多个核心图案以及线型分隔图案的材料包括氧化物。
11.在一些实施方式中，在中央区上形成多个核心图案以及线型分隔图案的步骤包括执行第一微影蚀刻处理，其中第一微影蚀刻处理包括以下步骤：在遮罩层上形成第一图案化光阻；蚀刻未覆盖第一图案化光阻的遮罩层，以在中央区上形成多个核心图案以及线型分隔图案；以及移除第一图案化光阻。
12.在一些实施方式中，在中央区上形成多个核心图案以及线型分隔图案的步骤包括在中央区上形成多个线型分隔图案。
13.在一些实施方式中，其中移除未覆盖多个核心图案以及未覆盖线型分隔图案的中央区的一部分的步骤包括执行第二微影蚀刻处理，以在中央区内形成图案。
14.在一些实施方式中，其中移除光阻、线型分隔图案以及多个核心图案的步骤包括
执行蚀刻处理，以移除线型分隔图案以及多个核心图案。
15.在一些实施方式中，图案为阵列图案或对准记号。
16.本发明中的一方面是关于形成对准记号的方法，包括以下步骤：提供结构，包括基板以及目标层，其中目标层设置于基板上，以及目标层包括中央区以及周边区；在中央区上形成多个核心图案以及线型分隔图案，其中通过沟槽使线型分隔图案与多个核心图案分隔，其中线型分隔图案的宽度大于50纳米；在周边区上覆盖光阻；移除未覆盖多个核心图案以及未覆盖线型分隔图案的中央区的部分，以在中央区内形成对准记号；以及移除光阻、线型分隔图案以及多个核心图案，以暴露对准记号。
17.应当理解，前述的一般性描述和下文的详细描述都是示例，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
18.通过阅读以下参考附图对实施方式的详细描述，可以更完整地理解本发明。
19.图1至图5示例性地描述根据本发明的一些实施方式中的形成图案的流程的透视图；以及
20.图6示例性地描述根据本发明的一些实施方式中所形成的对准记号的上视图。
21.主要附图标记说明：
22.100-基板，200-目标层，220-图案，222-核心特征，240-分隔特征，300-遮罩层，320-图案化遮罩层，322-核心图案，324-线型分隔图案，400-光阻，w1-第一宽度，w2-第二宽度，w3-第三宽度，w4-第四宽度，ca-中央区，pa-周边区。
具体实施方式
23.可以理解的是，下述内容提供的不同实施方式或实施例可实施本发明的标的不同特征。特定构件与排列的实施例是用以简化本发明而非局限本发明。当然，这些仅是实施例，并且不旨在限制。举例来说，以下所述的第一特征形成于第二特征上的叙述包含两者直接接触，或两者之间隔有其他额外特征而非直接接触。此外，本发明在多个实施例中可重复参考数字及/或符号。这样的重复是为了简化和清楚，而并不代表所讨论的各实施例及/或配置之间的关系。
24.本说明书中所用的术语一般在本领域以及所使用的上下文中具有通常性的意义。本说明书中所使用的实施例，包括本文中所讨论的任何术语的例子仅是说明性的，而不限制本发明或任何示例性术语的范围和意义。同样地，本发明不限于本说明书中所提供的一些实施方式。
25.将理解的是，尽管本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语用于区分一个元件和另一个元件。举例来说，在不脱离本实施方式的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用，术语“和/或”包含一个或多个相关联的所列项目的任何和所有组合。
26.术语“包含”、“包括”、“具有”等应理解为开放式，即，意指包括但不限于。
27.本发明涉及形成图案的方法。具体而言，本发明涉及形成图案的方法，不须经opc
处理，即可避免边缘缺陷(例如部分图案的外观模糊或缺失)。
28.图1至图5示例性地描述根据本发明的一些实施方式中形成图案的流程的透视图。图6示例性地描述根据本发明的一些实施方式中所形成的对准记号的上视图。
29.首先，请参阅图1，提供包括基板100以及目标层200的结构，其中目标层200设置在包括中央区ca以及周边区pa的基板100上。在一些实施方式中，基板100的材料与目标层200的材料不同。在一些实施方式中，基板100包括硅(si)、镓(ga)、砷化镓(gaas)、氮化镓(gan)、应变硅(strained silicon)、硅锗(sige)、碳化硅(sic)、钻石、外延层或其组合。在一些实施方式中，目标层200包括根据所欲形成的元件的类型所选择的材料。目标层200的材料的实施例，包括但不限于，介电材料(例如sin)、半导体材料、以及导电材料。在一些实施方式中，结构还包括介于基板100以及目标层200的硬遮罩，其中硬遮罩包括单层或是多层的结构.
30.接下来，请参阅图2，遮罩层300形成于目标层200上，例如在整个目标层200上或是目标层200的中央区ca上。在一些实施方式中，遮罩层300的材料包括氧化物，例如sio。
31.请参阅图3，图案化遮罩层300，以形成图案化遮罩层320，以及形成多个核心图案322，以及线型分隔图案324在中央区ca上，其中线型分隔图案324位于中央区ca的边缘上，并通过沟槽与多个核心图案322分隔。换句话说，线型分隔图案324与多个核心图案322相邻。在一些实施方式中，多个核心图案322是相互平行的多个线型图案。例如，多个线型图案由具有第二宽度w2的相同线型图案组成。核心图案322的特征可以根据制造需求调整。在一些实施方式中，线型分隔图案324可以是具有第一宽度w1的线型分隔图案。在一些实施方式中，线型分隔图案324可以由多个相互平行的线型图案置换，并且其中一个与核心图案322相邻的线型图案通过沟槽与多个核心图案322分隔。例如，多个线型图案由具有第一宽度w1的相同线型图案组成。可以根据制造需求来调整线型分隔图案324的特征。在一些实施方式中，多个线型分隔图案324可以分别形成在与多个核心图案322相邻的多个侧边上，例如在与多个核心图案322相邻的两个侧边上，或者在多个核心图案322周围。可以根据制造需求来调整线型分隔图案324的特征。在一些实施方式中，可以利用第一微影蚀刻处理，执行形成多个核心图案322以及线型分隔图案324在中央区ca上的步骤。第一微影蚀刻处理包括设置遮罩层300在目标层200上，形成第一图案化光阻在遮罩层300上，接着蚀刻未覆盖第一图案化光阻的遮罩层300，以形成多个核心图案322以及线型分隔图案324在中央区ca上，然后移除第一图案化光阻。第一图案化光阻可以包括执行，例如但不限于，在半导体制造领域中已知的常规光微影术，所形成的线型。
32.请参阅图4，提供并覆盖光阻400在周边区pa上。在一些实施方式中，由于光阻400的流动性，光阻400也可以覆盖在与周边区pa相邻的线型分隔图案324的一部分上。也就是说，光阻400的流动性越高，则光阻400覆盖越宽的线型分隔图案324的区域。在一实施方式中，第一宽度w1为50纳米至150纳米。值得注意的是，线型分隔图案324可作为屏障，防止光阻400从线型分隔图案324溢出，并防止覆盖到与部分线型分隔图案324相邻的多个核心图案322。当第一宽度w1增加至大于50纳米，线型分隔图案324可表现出较佳的屏障效果；否则，光阻400可能会覆盖多个核心图案322，进一步对于后续蚀刻处理形成的中央区ca的图案，造成边缘缺陷。在一实施方式中，第一宽度w1可以根据实际需求调整，其中第一宽度w1可以小于150纳米，以节省元件(例如阵列区)的工作空间。在一实施例中，第一宽度w1为50
纳米至150纳米，例如50纳米、60纳米、70纳米、80纳米、90纳米、100纳米、110纳米、120纳米、130纳米、140纳米、150纳米或上述数字之间的任何数值。
33.请参阅图5以及图6，移除未覆盖多个核心图案322以及未覆盖线型分隔图案324的中央区ca的部分，以利用线型分隔图案324以及多个核心图案322作为蚀刻遮罩，在中央区ca形成没有边缘缺陷的图案220。接下来，移除光阻400、线型分隔图案324以及多个核心图案322，以暴露图案220。在目标层200的图案化处理的后，中央区ca包括分隔特征240以及包含多个核心特征222的图案220，其中分隔特征240的第三宽度w3以及多个核心特征222的第四宽度w4，对应着图案化遮罩层320中相对图案的宽度，第一宽度w1以及第二宽度w2。在一些实施方式中，移除未覆盖多个核心图案322以及未覆盖线型分隔图案324的中央区ca的部分的步骤，包括执行第二微影蚀刻处理，以形成图案220在中央区ca内。第二微影蚀刻处理可以类似于第一微影蚀刻处理的工艺来进行。在一些实施方式中，移除光阻400、线型分隔图案324以及多个核心图案322的步骤包括执行蚀刻处理(例如湿蚀刻或干蚀刻)，以移除线型分隔图案324以及多个核心图案322。在一些实施方式中，图案220为阵列图案或对准记号。
34.本发明中的一些实施方式中，也提供形成对准记号的方法，包括以下步骤：提供结构，包括基板以及目标层，其中目标层设置于基板上，以及目标层包括中央区以及周边区；在中央区上形成多个核心图案以及线型分隔图案，其中线型分隔图案通过沟槽与多个核心图案分隔，并且线型分隔图案的宽度大于50纳米；在周边区上覆盖光阻；移除未覆盖多个核心图案以及未覆盖线型分隔图案的中央区的部分，以在中央区内形成对准记号；以及移除光阻、线型分隔图案以及多个核心图案，以暴露对准记号。
35.总体而言，本发明提供了一种形成图案的方法，其中通过增加光阻屏障的宽度，阻止光阻的溢出，来避免ope造成的边缘缺陷。根据本发明，通过简化工艺，可以实现更高品质的半导体元件，其中图案没有边缘缺陷，有着更好的精确度。
36.尽管本发明已根据某些实施方式具体描述细节，其他实施方式也是可行的。因此，所附请求项的精神和范围不应限于本文所记载的实施方式。
37.本领域技术人员也应当理解，在不脱离本发明的精神和范围的情况下，对于本发明所做的各种修改和变形是可行的。根据前述内容，本发明旨在涵盖可落入权利要求范围内的本发明中的各种修改和变形。