半导体装置以及半导体装置的制造方法与流程

1.本公开涉及半导体装置以及半导体装置的制造方法。


背景技术：

2.一般而言，已知有将半导体装置从晶片切出的切割装置以及切口(kerf)检查方法。
3.切割装置是如日本特开2001
‑
129822号等所记载的那样通过在外周部固定有磨粒的刀片沿着间隔道(street)对晶片进行切削，并切断成模具(dice)状，由此从晶片得到芯片(各个半导体装置)的装置。在该切割装置中，因刀片的磨损而在晶片的间隔道产生碎屑，或者因刀片的热变形而利用刀片切削的槽(切口)的位置从间隔道的中心偏离。因此，在切割装置中，在预先设定的定时实施刀片的切口检查。即，向利用刀片切削的槽照射照明光，利用摄像机拍摄该槽，对该图像信号进行图像处理或对图像进行目视检查，对槽的位置、宽度、有无碎屑等进行检查。
4.以往，切口检查有时在晶片中利用刀片等进行的切断加工区域的端缘(芯片外形位置)以外周氧化膜的台阶部为基准以何种程度分离来进行。在各个芯片区域表面上的外周部设置有外周氧化膜。有时将从切断加工区域的端缘(芯片外形位置)起沿着最初的上升台阶部作为切口检查的基准。


技术实现要素：

5.用于解决课题的手段
6.本公开的一个方式的半导体装置的制造方法对形成有多个半导体装置的预定的晶片实施以下工序：形成与半导体层的表面接合的多个表面电极金属的工序；挖设比所述表面电极金属的外缘更靠外侧的所述半导体层而形成所述半导体装置的最外缘沟道的工序；以及将各个该半导体装置从所述晶片切出的切割工序，在所述切割工序后，通过检查从所述最外缘沟道到所述半导体装置的芯片外形位置为止的距离来实施切口检查。
7.本公开的一个方式的半导体装置具备：半导体基板；半导体层，其层叠于所述半导体基板的表面；表面电极金属，其与所述半导体层的表面接合；沟道，其挖设于所述表面电极金属下的所述半导体层的表面；以及最外缘沟道，其挖设于比所述表面电极金属的外缘更靠外侧的所述半导体层的表面。
附图说明
8.图1是表示本公开的一个实施方式所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
9.图2是表示本公开的另一个实施方式所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
10.图3是表示比较例所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
具体实施方式
11.以下，参照附图，对本公开的一个实施方式进行说明。
12.如图1所示，本实施方式的半导体装置10是具备半导体基板14、半导体层13、沟道15、最外缘沟道16、绝缘膜17、18、多晶硅19、20以及表面电极金属12的肖特基势垒二极管。
13.半导体基板14是n型高浓度硅基板。半导体层13是通过外延生长法层叠于半导体基板14的表面的n型低浓度的半导体层。
14.在半导体层13的表面挖设有沟道15以及最外缘沟道16。
15.绝缘膜17、18包含硅氧化膜。绝缘膜17对沟道15的整个内表面进行覆膜。绝缘膜18对包含最外缘沟道16的整个内表面在内的半导体层13的外周部表面进行覆膜。
16.由绝缘膜17、18进行了覆膜的沟道15以及最外缘沟道16的内部被多晶硅19、20填埋。另外，多晶硅19、20也可以是其他的导电体。例如可以代替多晶硅19、20而使用各种金属。在以后的说明中，以多晶硅19、20为例进行说明。
17.表面电极金属12对填埋至沟道15的多晶硅19以及从绝缘膜18露出的半导体层13的中央部表面进行覆膜，与该半导体层的中央部表面形成肖特基势垒。
18.表面电极金属12的外周部在绝缘膜18上延伸设置，将从最外缘沟道16向内侧离开的位置作为外缘12e。
19.沟道15是在表面电极金属12下的半导体层13的表面挖设的沟道，在此填埋的多晶硅19与表面电极金属12连接，作为填埋于半导体层13的内部电极发挥功能。
20.最外缘沟道16是在比表面电极金属12的外缘12e更靠外侧的半导体层13的表面挖设的沟道，用作切口检查的基准。从最外缘沟道16的外侧到芯片外形位置b1(b2)由平坦的面形成，没有能够用作切口检查的基准的构造。从最外缘沟道16到设计上的芯片外形位置b1(b2)为止的距离一定。
21.比表面电极金属12的外缘12e更靠外侧的半导体层13的表面包含最外缘沟道16的内表面，被绝缘膜18覆膜至芯片外形位置b1(b2)。由此，确保芯片周边部的绝缘性，能够实现芯片的小型化。
22.另外，如图2所示，被填埋至最外缘沟道的多晶硅20的上表面也可以被绝缘膜18覆膜。但是，以台阶不消失作为条件。
23.此外，如图2所示，也可以具备覆盖最外缘沟道16的透明绝缘膜21。由此，进一步确保芯片周边部的绝缘性，能够进一步实现芯片的小型化。作为透明绝缘膜21，可列举nsg(none
‑
doped silicate glass，无掺杂硅酸盐玻璃)膜、psg(phospho silicate glass，磷硅酸盐玻璃)膜、bpsg(boro
‑
phospho silicate glass，硼磷硅酸盐玻璃)膜、teos(tetraethoxysilane，四乙氧基硅烷)膜等。此外，透明绝缘体21也可以是透射可见光的至少一部分的其他材质。透明绝缘体21可以是如玻璃那样的透明的材质，也可以是半透明的。
24.有时表面电极金属12被设为阳极电极，在半导体基板14的背面覆膜形成的背面电极金属(未图示)被设为阴极电极。
25.另外，在构成mosfet(metal oxide semiconductor field effect transistor，金属氧化物半导体场效应晶体管)的情况下，有时p体、栅极等形成于中心部，表面电极金属12被设为源极电极，背面电极金属膜被设为漏极电极。在igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)的情况下，还存在作为半导体基板14应用p型高浓度基板，
表面电极金属12被设为发射极电极，背面电极金属膜被设为集电极电极的情况。
26.沟道15的深度和最外缘沟道16的深度大致相等。沟道15的宽度和最外缘沟道16的宽度也可以形成为大致相等。
27.沟道15的深度与最外缘沟道16的深度之差可以小于最外缘沟道16的深度的10％。沟道15的宽度与最外缘沟道16的宽度之差也可以小于最外缘沟道16的宽度的10％。
28.在制造半导体装置10时，以形成有多个半导体装置10的预定的晶片1为对象，利用在形成沟道15以及最外缘沟道16的部位开口的掩模对半导体层13的表面进行覆盖蚀刻，挖设沟道15以及最外缘沟道16。由此，在同一工序中实施对半导体层13进行挖设而形成沟道15的工序和对半导体层13进行挖设而形成最外缘沟道16的工序。其结果是，沟道15的深度和最外缘沟道16的深度变得大致相等。
29.然后，使形成有沟道15以及最外缘沟道16的半导体层13的整个表面热氧化，去除不需要部位的氧化膜，由此形成绝缘膜17、18。
30.然后，在同一工序中实施在沟道15中埋设多晶硅19的工序和在最外缘沟道16中埋设多晶硅20的工序。
31.如以上那样，不需要为了设置最外缘沟道16而追加的工序，能够高效进行制造。
32.然后，在从晶片1切出各个该半导体装置10的切割工序中，通过检查从最外缘沟道16到芯片外形位置b1(b2)为止的距离，实施切口检查。
33.将切削刀片放入切断加工区域b进行切削等而进行切割，对该加工部的边缘是否从最外缘沟道16在容许的范围内分离等进行检查。
34.对于图3所示的比较例的半导体装置110，在与本实施方式的半导体装置10对应的部分示出了相同的符号。
35.在半导体装置110中，绝缘沿面距离111l需要长到某种程度，但由于绝缘沿面距离111l比芯片外形位置b1(b2)更向内侧离开，因此周缘部的尺寸110l变长，半导体装置110的尺寸变大与其相应的量。
36.相对于此，在本实施方式的半导体装置10中，由于绝缘沿面距离18l到芯片外形位置b1(b2)的绝缘膜下为止，因此能够在确保芯片周边部的绝缘性的同时缩短周缘部的尺寸10l，能够使半导体装置10的尺寸变小与其相应的量。
37.在半导体装置110中，若将外周氧化膜111延伸至切断加工区域b，则成为切口检查的基准的台阶部111a会消失。
38.相对于此，在本实施方式的半导体装置10中，外周氧化膜(18)延伸至切断加工区域b，但能够将最外缘沟道16用作切口检查的基准。
39.另外，外周氧化膜(18、111)沿着表面电极金属12的周缘遍及一周而形成。本实施方式的半导体装置10中的最外缘沟道16也可以形成为遍及一周而形成的环状。由此，无论在芯片外周部的哪个位置，都能够得到切口检查的基准。
40.以上，对本公开的实施方式进行了说明，但该实施方式是作为例子示出的实施方式，能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行结构要素的省略、置换、变更。
41.产业上的可利用性
42.本公开能够用于半导体装置以及半导体装置的制造方法。
43.符号说明
44.1：晶片；
45.10：半导体装置；
46.12：表面电极金属；
47.13：半导体层；
48.14：半导体基板；
49.15：沟道；
50.16：最外缘沟道；
51.17、18：绝缘膜；
52.19、20：多晶硅；
53.21：透明绝缘膜；
54.b：切断加工区域；
55.b1、b2：端缘(芯片外形位置)。