包括半导体芯片和电容器的半导体封装的制作方法

1.本公开总体上涉及一种半导体封装技术，更具体地，涉及一种包括半导体芯片和电容器的半导体封装。


背景技术：

2.已经进行了各种尝试来将多个半导体芯片集成到单个封装结构中。由于多个半导体芯片布置在半导体封装中，半导体封装的结构变得越来越复杂。此外，为了确保半导体封装所需的电特性，在半导体封装中设置无源元件的需求不断增加。由于半导体封装的结构复杂，因此越来越难以确保半导体封装中放置无源元件的空间。


技术实现要素：

3.在一个实施方式中，一种半导体封装包括：封装基板；第一半导体芯片，其设置在封装基板上；以及至少一个电容器，其设置在封装基板和第一半导体芯片之间，其中，所述至少一个电容器支承第一半导体芯片。
4.在另一个实施方式中，一种半导体封装包括：封装基板；至少一个电容器，其设置在封装基板上；以及第一半导体芯片，其仅设置在所述至少一个电容器上。
附图说明
5.图1是示出根据一个实施方式的半导体封装的立体图。
6.图2是示出根据一个实施方式的半导体封装的截面图。
7.图3是示出根据一个实施方式的半导体封装的立体图。
8.图4是示出采用包括根据一个实施方式的封装的存储卡的电子系统的框图。
9.图5是示出包括根据一个实施方式的封装的电子系统的框图。
具体实施方式
10.本文使用的术语可以对应于考虑到它们在所呈现的实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术，可以不同地解释这些术语的含义。如果进行了详细定义，则术语可以根据定义进行解释。除非另有定义，否则本文使用的术语(包括技术和科学术语)的含义与实施方式所属领域的普通技术人员通常理解的含义相同。
11.应当理解，尽管术语“第一”、“第二”、“第三”等可能在本文用来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件，而不用于指示特定的元件顺序或数量。
12.还应理解，当一个元件或层被称为位于另一个元件或层“上”、“上方”、“下方”、“下”或“外部”时，该元件或层可以与另一个元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其它词语应该以类似的方式进行解释(例如，“在
……
之间”与“直接在
……
之间”或“相邻”与“直接相邻”)。
13.空间相对术语，例如“之下”、“下方”、“下部”、“上方”、“上部”、“顶部”和“底部”等可以用于按照例如图中所示来描述一个元件和/或特征与其它元件和/或特征的关系。应当理解，除了图中所示的定向之外，空间相对术语旨在包括在使用和/或操作中的装置的不同定向。例如，当图中的装置翻转时，被描述为其它元件或特征下方和/或之下的元件将定向为在其它元件或特征之上。装置可以以其它方式定向(旋转90度或其它定向)，并且本文使用的空间相对描述将相应地进行解释。
14.根据各个实施方式，半导体封装可以包括诸如半导体芯片或半导体管芯的电子装置。可以通过使用管芯锯切工艺将诸如晶片的半导体基板分成多片来获得半导体芯片或半导体管芯。半导体芯片可以对应于存储器芯片、逻辑芯片、用集成电路(asic)芯片、应用处理器(ap)、图形处理单元(gpu)、中央处理单元(cpu)或片上系统(soc)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(dram)电路、静态随机存取存储器(sram)电路、nand型闪存存储器电路、nor型闪存存储器电路、磁性随机存取存储器(mram)电路、电阻随机存取存储器(reram)电路、铁电随机存取存储器(feram)电路或相变随机存取存储器(pcram)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体封装可以用于通信系统中，例如移动电话、与生物技术或健康护理相关联的电子系统或可穿戴电子系统。半导体封装可以应用于物联网(iot)。
15.在整个说明书中，相同的附图标记表示相同的元件。即使参照一个附图可能未提及或描述某个附图标记，也可能参照另一附图提及或描述该附图标记。此外，即使一个附图中没有示出某个附图标记，也可能在另一附图中示出该附图标记。
16.图1是示意性地示出根据一个实施方式的半导体封装10的立体图。
17.参照图1，半导体封装10可以包括封装基板100、第一半导体芯片200和电容器300。至少一个电容器300可以设置在封装基板100和第一半导体芯片200之间。多个电容器300可以设置在封装基板100的第一表面101上，同时彼此隔开。由于第一半导体芯片200设置在电容器300上，因此可以配置电容器300支承第一半导体芯片200的结构。电容器300可以用作支承第一半导体芯片200的支承件。电容器300可以在与第一半导体芯片200交叠的情况下设置。由于电容器300与第一半导体芯片200交叠，因此可以减小要将电容器300设置在封装基板100上所需的面积。与电容器和第一半导体芯片并排设置而彼此不交叠的情况相比，可以减小封装基板100的由电容器300和第一半导体芯片200占据的面积。
18.图2是示意性地示出根据一个实施方式的半导体封装10的截面图。图2示意性地示出半导体封装10的沿着图1的线x1
‑
x2的截面形状。
19.参照图1和图2，可以以多层陶瓷电容器(mlcc)的形式引入电容器300。电容器300可以包括电容器主体310、第一外部端子320和第二外部端子330。电容器主体310可以包括在介电层311中被设置为多个层的内部电极312。可以通过层压多个子介电层来形成介电层311。内部电极312可以在子介电层之间交错(interlaced)并且彼此交替。
20.第一外部端子320和第二外部端子330可以分别设置在电容器主体310的两端。第一外部端子320可以包括具有不同金属材料的第一层321和第二层322。第一外部端子320的第一层321可以连接到一些内部电极312，并且可以电联接到一些内部电极312。第一外部端子320的第一层321可以包括金属层，例如铜(cu)层。第一外部端子320的第二层322可以被设置为覆盖第一外部端子的第一层321的金属层。第一外部端子320的第二层322可以包括
防止对铜(cu)层的污染或氧化的镍(ni)层。第一外部端子320的第二层322还可以包括覆盖镍(ni)层的金(au)层。金(au)层可以是将第一外部端子320接合或联接到其它元件的接合层。
21.封装基板100可以包括第一表面101上的导电放置指(conductive landing finger)110。导电放置指110可以指电路布线结构的设置在封装基板100中的部分。电容器300的第一外部端子320可以通过导电粘合层350联接或接合到导电放置指110。可以将导电粘合层350作为包含焊料的焊料层而引入。
22.第一外部端子320可以联接到封装基板100，使得电容器300可以电联接到封装基板100。电容器300的第二外部端子330可以位于与第一外部端子320相对的一端，并且使电容器主体310插入在第二外部端子330和第一外部端子320之间。电容器300可以以第一外部端子320、电容器主体310和第二外部端子330在基本垂直于封装基板100的第一表面101的方向上顺序层叠的方式安装在封装基板100上。电容器300可以在封装基板100上安装为基本垂直于封装基板100的第一表面101。
23.第二外部端子330可以包括具有不同金属材料的第一层331和第二层332。第二外部端子330可以与第一外部端子320具有基本相同的层结构。第二外部端子330的第一层331可以连接到其余的内部电极312，并且可以电联接到其余内部电极312。第二外部端子330的第一层331可以包括金属层，例如铜(cu)层。外部端子330的第二层332可以被设置为覆盖第二外部端子330的第一层331的金属层。第二外部端子330的第二层332可以包括镍(ni)层和金(au)层的复合层。
24.参照图2，第一半导体芯片200可以由至少一个电容器300支承。电容器300的第二外部端子330的一部分330
‑
1可以与第一半导体芯片200交叠，使得电容器300可以支承第一半导体芯片200。第一半导体芯片200的一部分可以通过绝缘粘合层230联接或接合到第二外部端子330的交叠部分330
‑
1。绝缘粘合层230可以用于将第一半导体芯片200固定到电容器300。
25.第二外部端子330的另一部分330
‑
2可以不被第一半导体芯片200遮挡，并且可以暴露于第一半导体芯片200的外部。封装基板100可以包括位于第一表面101之下的第一接合指130。第一接合线410可以进行引线接合，使得第一接合线410的一端接合到第二外部端子330的暴露部分330
‑
2，并且第一接合线410的另一端可以接合到第一接合指130。第一接合线410可以将第二外部端子330电连接到封装基板100。第二外部端子330的第二层332可以包括金(au)层作为表面层。当第一接合线410是金(au)线时，第一接合线410可以容易地接合并且联接到第二外部端子330的金(au)层。
26.第一半导体芯片200可以包括第一芯片焊盘201和第二芯片焊盘202，第二芯片焊盘202被设置为与第一芯片焊盘201隔开。第一芯片焊盘201和第二芯片焊盘202可以是向第一半导体芯片200施加电信号的连接端子。
27.第二接合线420可以进行引线接合，以将第二外部端子330的暴露部分330
‑
2连接到第一半导体芯片200的第一芯片焊盘201。第二接合线420可以将电容器300的第二外部端子330电连接到第一半导体芯片200。第一接合线410和第二接合线420可以将第一半导体芯片200电连接到封装基板100的第一接合指130。
28.接地端子131可以设置在与封装基板100的第一表面101相对的第二表面102之下。
封装基板100可以包括将第一接合指130连接到接地端子131的第一内部布线132。当第一接合指130连接到接地端子131时，第一接合线410和第二接合线420可以提供将第一半导体芯片200接地的电路径。在这种情况下，作为电容器300的一个端子的第二外部端子330可以连接到被配置为使半导体芯片200接地的电路径。
29.第三接合线430可以进行引线接合，以将第一半导体芯片200的第二芯片焊盘202直接连接到封装基板100的第二接合指150。当第二接合指150连接到电源端子135时，第三接合线430可以提供电路径以向第一半导体芯片200供电。
30.电源端子135可以设置在封装基板100的第二表面102之下。将第二接合指150连接到电源端子135的第二内部布线133可以设置在封装基板100中。第二接合指150可以被设置为与第一接合指130和导电放置指110隔开。第三内部布线134可以设置在封装基板100中，以将导电放置指110电连接到第二接合指150。
31.作为电容器300的另一端子的第一外部端子320可以通过连接到第一外部端子320的导电放置指110、第三内部布线134和第二内部布线133而电连接到电源端子135。在一个实施方式中，第三内部布线134可以电连接到电源端子135。此外，电容器300可以通过第一外部端子320、导电放置指110、第三内部布线134、第二接合指150和第三接合线430而电连接到第一半导体芯片200。因此，作为电容器300的另一端子的第一外部端子320可以连接到向第一半导体芯片200供电的另一电路径。
32.这样，因为电容器300电连接在将第一半导体芯片200接地的电路径和向半导体芯片200供电的另一电路径之间，所以电容器300可以充当解耦电容器(decoupling capacitor)，其在第一半导体芯片200的操作期间减少噪声。在一个实施方式中，第三接合线430可以形成将第一半导体芯片200接地的电路径，并且第一接合线410和第二接合线420可以形成向第一半导体芯片200供电的电路径。在这种情况下，电容器300也可以电连接在将第一半导体芯片200接地的电路径和向第一半导体芯片200供电的电路径之间。
33.因为电容器300能够安装在电容器300与第一半导体芯片200交叠的位置处，所以可以确保封装基板100的安装有电容器300的区域的面积。因此，可以在封装基板100上安装更多数量的电容器300，并且由于来自大量电容器300的解耦效应，可以进一步增大降噪效果。因此，可以改善半导体封装10的电特性。
34.图3是示意性地示出根据一个实施方式的半导体封装20的立体图。在图3中，与图1和图2相同的附图标记可以被理解为表示相同的构件。
35.参照图3，半导体封装20可以包括电容器300、第一半导体芯片200、第二半导体芯片501、502和503的层叠结构500以及第三半导体芯片600。第二半导体芯片501、502和503的层叠结构500可以设置在封装基板100上，以与电容器300隔开。第二级的第二半导体芯片502和第三级的第二半导体芯片503可以顺序地并且垂直地层叠在第一级的第二半导体芯片501上。第一级、第二级和第三级的第二半导体芯片501、502和503可以在彼此偏移预定距离的位置处层叠。第一级、第二级和第三级的第二半导体芯片501、502和503可以在阶梯形层叠结构500中垂直地层叠。
36.第一半导体芯片200可以由电容器300支承，以具有与第二半导体芯片的层叠结构500的高度相等的高度。第三半导体芯片600可以进一步层叠在第一半导体芯片200和第二半导体芯片的层叠结构500上。第三半导体芯片600可以由第一半导体芯片200和第二半导
体芯片的层叠结构500共同支承。第二半导体芯片501、502和503可以通过接合线(未图示)电连接到封装基板100。第三半导体芯片600可以通过其它接合线(未图示)电连接到封装基板100。
37.第三半导体芯片600可以比第一半导体芯片200或第二半导体芯片501、502和503具有更大的尺寸。当第三半导体芯片600大于第二半导体芯片501、502和503时，第三半导体芯片600的一部分601可以从第二半导体芯片501、502和503的层叠结构500的侧表面突出以呈悬臂状(overhung)。电容器300和第一半导体芯片200的层叠结构可以支承第三半导体芯片600的悬臂部分601。因此，可以不必引入另外的支承件来支承第三半导体芯片600的悬臂部分601。
38.构成层叠结构500的第二半导体芯片501、502和503可以包括dram存储器芯片。第三半导体芯片600可以包括nand存储器芯片。第一半导体芯片200可以包括控制第二半导体芯片501、502和503以及第三半导体芯片600的控制器。
39.尽管未图示，但是密封材料可以设置为覆盖封装基板100，并且覆盖和保护电容器300、第一半导体芯片200、第二半导体芯片501、502和503的层叠结构500以及第三半导体芯片600。
40.根据本公开的实施方式，可以提出一种半导体封装结构，其中电容器被设置为支承半导体芯片。电容器可以在与半导体芯片交叠的情况下设置。利用这种布置结构，可以确保在半导体封装中设置无源元件的空间。因此，可以提高半导体封装中的空间利用率。
41.图4是示出包括采用至少一个根据一个实施方式的半导体封装的存储卡7800的电子系统的框图。存储卡7800可以包括存储器7810(例如非易失性存储器装置)和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括至少一个根据实施方式的半导体封装。
42.存储器7810可以包括应用本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，以响应于来自主机7830的读/写请求而存储数据或读出存储的数据。
43.图5是示出包括至少一个根据实施方式的半导体封装的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动路径的总线8715而彼此联接。
44.在一个实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够与这些组件执行相同功能的逻辑器件。控制器8711或存储器8713可以包括至少一个根据本公开的实施方式的半导体封装。输入/输出装置8712可以包括从小键盘、键盘、显示装置和触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或将由控制器8711执行的命令等。
45.存储器8713可以包括诸如dram的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，闪存存储器可以安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可以构成固态盘(ssd)。在这种情况下，电子系统8710可以在闪存存储器系统中稳定地存储大量数据。
46.电子系统8710还可以包括接口8714，其被配置为向通信网络发送数据和从通信网络接收数据。接口8714可以是有线类型或无线类型的。例如，接口8714可以包括天线，或有
线收发器或无线收发器。
47.电子系统8710可以是移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(pda)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
48.如果电子系统8710是能够执行无线通信的装置，则电子系统8710可以通过使用码分多址(cdma)、全球移动通信系统(gsm)、北美数字蜂窝(nadc)、增强型时分多址(e
‑
tdma)、宽带码分多址(wcdma)、cdma2000、长期演进(lte)或无线宽带互联网(wibro)的技术而用于通信系统中。
49.已经结合如上所述的一些实施方式公开了本发明的构思。本领域技术人员应当理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。因此，本说明书中公开的实施方式不应被视为限制性的，而是说明性的。本发明构思的范围不限于以上描述，而是由所附权利要求限定，并且等效范围内的所有不同特征应当被解释为被包括在本发明构思中。
50.相关申请的交叉引用
51.本技术要求于2020年4月16日提交的韩国申请no.10
‑
2020
‑
0046328的优先权，其全部内容通过引用结合于此。