半导体结构的形成方法与流程

1.本揭露是有关于一种半导体结构的形成方法。


背景技术：

2.半导体科技的进步增加了对用于高速应用的高性能晶体管的需求。为了满 足该需求，必须最小化与晶体管相关的寄生电容以提高集成电路的速度。提高 晶体管速度的挑战为晶体管端子之间的电容耦合。


技术实现要素：

3.本揭露的一实施方式中，一种形成半导体结构的方法包含：形成鳍状结构 于基材上方；形成具有横向宽度的源极/漏极区域于鳍状结构上方；移除源极/ 漏极区域的部位以缩短源极/漏极区域的横向宽度；以及形成绝缘堆叠体于具 有经缩短的横向宽度的源极/漏极区域上。
附图说明
4.本揭露的各方面，根据以下详细叙述与附加附图一起阅读时可以得到最佳 理解。应当注意，根据产业中的惯例，各种特征并未按照比例绘制。事实上， 为了能清楚论述，各种特征的尺寸可以任意增加或减小。
5.图1a为根据一些实施方式的金属化层开口的剖面图；
6.图1b至图1h为根据一些实施方式的在互连层中形成导电结构的各种步 骤的方法的流程图；
7.图2为根据一些实施方式的在互连层中形成导电结构的过程中的中间结 构的剖面图；
8.图3a至图3d为根据一些实施方式的一结构及在其上的导电结构的剖面 图；
9.图4a、图5a、图6a、图7a、图8a以及图9a为根据一些实施方式的 形成导电结构的各种步骤的方法的流程图；
10.图4b、图5b、图6b、图7b、图8b以及图9b为根据一些实施方式的形 成导电结构过程中的中间结构的剖面图。
11.用以说明的实施方式将参考附图加以叙述。在图示中，像是参考数字通常 指示相同、功能上相似和/或结构上相似的零件。
12.【符号说明】
13.100:记忆体元件
14.102,1021,1022,1023,1024:场效晶体管
15.104:隔离结构
16.106:基材
17.108,1081,1082:鳍状结构
18.108
r
,108
l
,113,115:侧面
19.1101,1102,1103,1104,1105,1106:源极/漏极区域
20.110
r
,110
l
:横向源极/漏极部位
21.111:顶面
22.112:栅极结构
23.112a:栅极介电层
24.112b:栅极电极
25.114:栅极间隔物
26.116:蚀刻停止层
27.117:肩结构
28.118:层间介电层
29.124:源极/漏极接触件
30.138:浅沟渠隔离区域
31.200:方法
32.205,210,215,220:操作
33.300:半导体元件
34.402,702:光罩层
35.403,411:开口
36.503,511,803:凹部
37.515:界面层
38.b
‑
b,c
‑
c,c
’‑
c’,d
‑
d,e
‑
e,f
‑
f,g
‑
g,h
‑
h,i
‑
i,u
‑
u,v
‑
v:线段
39.h
110
:高度
40.m,n,p,q:点
41.w1,w2,w3,w4,w5,w6,w7:横向宽度
具体实施方式
42.应当注意，说明书中对“一个实施方式(one embodiment)”、“一个实施 方式(an embodiment)”、“例示性实施方式(an example embodiment)”、“例 示性(exemplary)”等引用，指示所描述的实施方式可以包含特定的特征、结构 或特性，但是每个实施方式可不必包含特定特征、结构或特性。而且，这样的 用语不一定指相同的实施方式。此外，当结合实施方式叙述特定特征、结构或 特性时，无论是否明确叙述，结合其他实施方式以实现这种特征、结构或特性 属于所属技术领域具有知识者的知识范围内。
43.应当理解，这里的用语或术语是出于叙述而非限制的目的，使得本说明书 的术语或用语将由相关领域具有技艺的人根据此处的教示进行解释。
44.此外，为了便于描述，如附图中所绘示的一个元件或特征与另一个元件或 特征之间的关系，在此可使用空间上的相对术语，诸如“之下(beneath)”、“下 方(below)”、“低于(lower)”、“之上(above)”、和“高于(upper)”等。除了 涵盖附图中绘示的方向，空间上的相对术语旨在涵盖装置在使用中或操作中的 不同方向。设备可有其他方向(旋转90度或位于其他方向)，并且此处所使用 的空间上的相对术语也可同样地对照解释。
45.这里使用的术语“额定(nominal)”，指的是在产品的设计阶段或制程中， 针对一个部件或一个制程步骤的特性或参数所设定的预期或目标值。数值的范 围通常是源自公差或制造过程的微小变化。
46.在一些实施方式中，“约(about)”以及“实质上(substantially)”等术语可 以指称给定数量的数值的变化幅度为数值的5％以内(例如：数值的
±
1％、
±
2％、
ꢀ±
3％、
±
4％以及
±
5％)。这些数值仅为一些实施方式且并不意欲为限制性。应 理解“约(about)”以及“实质上(substantially)”等术语可以指相关领域具有通 常技术者经由此处的教示解释为数值的百分比。
47.本文使用的术语“垂直”是指名义上垂直于基材的表面。
48.本文使用的术语“绝缘层”是指用作电绝缘体(例如：介电层)的层。
49.本文使用的术语“选择性”是指在相同蚀刻条件下两种材料的蚀刻速率的 比值。
50.本文使用的术语“高k”是指大于sio2的介电常数(例如：大于3.9)的 介电常数。
51.本文使用的术语“p型”定义为掺杂有p型掺杂物的结构、层和/或区域， 例如：硼。
52.本文使用的术语“n型”定义为掺杂有n型掺杂剂的结构、层和/或区域， 例如：磷。
53.与鳍式场效晶体管(finfet)或环绕栅极(gaa)场效晶体管相关的鳍片 可透过任何合适的方法来图案化。例如，可以使用一种或多种光微影制程来使 鳍片图案化，包含双重图案化或多重图案化制程。双重图案化或多重图案化制 程可将光微影以及自动对准制程相结合，从而允许建立图案，例如其间距小于 使用单个直接光微影制程所能获得的间距。例如，在基材上方形成牺牲层并使 用光微影制程将其图案化。使用自动对准制程沿着图案化的牺牲层形成间隔。 之后去除牺牲层，然后可使用剩余的间隔来图案化鳍片。
54.半导体产业的技术进步驱动了对具有更高性能的高速集成电路(ic)的追 求。在集成电路发展的过程中，晶体管采用了提高源极/漏极(rsd)结构， 以提供降低的接触电阻和增强的通道应力来提高晶体管的速度。举例来说，提 高源极/漏极结构可以透过磊晶生长以及与晶体管的通道区域相邻的经掺杂区 域来形成。磊晶生长的提高源极/漏极结构可具有横向延伸超过晶体管宽度的 延伸部，其中横向延伸可以在通道区域(例如：栅极端)以及源极/漏极区域 (例如：源极端和/或漏极端)之间引入寄生电容，因此降低了晶体管以及集 成电路的运作速度。
55.本揭露针对具有含缩小的横向延伸的源极/漏极(s/d)结构的晶体管以及 制造方法。举例来说，可以在鳍状结构的侧面上方形成源极/漏极结构，其中 可以制造源极/漏极结构以减少其在鳍状结构的侧面上延伸的横向体积。在一 些实施方式中，形成于鳍状结构的侧面上方的源极/漏极结构的一部位可以用 窄于形成于鳍状结构的相反侧的表面上的源极/漏极结构的另一部位的宽度来 制造。在一些实施方式中，可以将形成在鳍状结构的侧面上的源极/漏极结构 的一部位制造为相对于形成在鳍状结构的相反侧的表面上的源极/漏极结构的 另一部位具有不对称形状。在一些实施方式中，可以制造源极/漏极结构和晶 体管的栅极结构以缩小源极/漏极的横向延伸并使栅极结构与相邻的晶体管隔 离(例如：切割金属栅极模式)。与他者相比，本揭露的优点之一在于抑制了 源极/漏极结构以及晶体管的栅极结构之间的寄生电容，因此减少了晶体管的 rc时间延迟并提升了晶体管的运作速度。
56.根据一些实施方式，参考图1a至图1h，半导体元件100具有在基材106 上方形成的
多个场效晶体管102(例如：场效晶体管1021至1024)。图1a所 示为根据一些实施方式的半导体元件100的立体图。图1b所示为根据一些实 施方式的沿着半导体元件100的线b
‑
b(例如：沿着栅极区域)的剖面图。图 1c以及图1e至图1h所示为根据一些实施方式的沿着半导体元件100的线 c
‑
c(例如：沿着源极/漏极(s/d)区域)的剖面图。沿着图1a中的线c
’‑
c
’ꢀ
的剖面图可以类似于图1c中的截面图。图1d所示为根据一些实施方式的沿 着半导体元件100的线d
‑
d(例如：沿着源极/漏极(s/d)区域)的剖面图。 半导体元件100可包含于微处理器、记忆体元件或其他集成电路(ic)中。半 导体元件100的立体图以及剖面图中的各种经标记的零件的比例和形状仅出 于说明目的而展示，并非旨在进行限制。此外，除非另有说明，否则具有相同 注释的图1a至图1h所述的零件可彼此套用。另外，根据一些实施方式，尽 管图1a至图1h中所示的每个场效晶体管102都是鳍式场效晶体管(finfet)， 不过每个场效晶体管102都可以是环绕栅极(gaa)场效晶体管。
57.参考图1a，每个场效晶体管102(例如：场效晶体管1021至1024)可包 含沿x轴延伸的鳍状结构108，沿y轴横向穿过鳍状结构108的栅极结构112 以及形成于鳍状结构108的多个部位上方的源极/漏极(s/d)区域110。虽然 图1a所示为每一个鳍状结构108容纳两个场效晶体管102，但是可沿着每个 鳍状结构108设置任何数量的场效晶体管102。在一些实施方式中，场效晶体 管102可包含沿着第一水平方向(例如：在x方向上)延伸的多个鳍状结构 108以及沿着第二水平方向(例如：在y方向上)穿过多个鳍状结构108的栅 极结构112。在一些实施方式中，多个场效晶体管102(例如：场效晶体管1023以及1024)可具有共同栅极结构112。在一些实施方式中，多个场效晶体管102 (例如：场效晶体管1021以及1022)的栅极结构112可透过隔离结构104而 彼此隔离。
58.基材106可以是半导体材料，像是硅(但不限于此)。在一些实施方式中， 基材106可包含硅晶体基材(例如：晶圆)。在一些实施方式中，基材106 可包含(i)元素半导体，像是硅(si)或锗(ge)；(ii)化合物半导体，包 含碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化 铟(inas)和/或锑化铟(insb)；(iii)合金半导体，包含碳化硅锗(sigec)、 硅锗(sige)、磷化砷化镓(gaasp)、磷化铟镓(ingap)、砷化镓铟(ingaas)、 磷化铟镓砷(ingaasp)、铝砷化铟(inalas)和/或砷化铝镓(algaas)； 或(iv)其组合。此外，可以依据设计要求来掺杂基材106(例如：p型基材 或n型基材)。在一些实施方式中，基材106可掺杂有p型掺杂物(例如：硼 (b)、铟(in)、铝(al)或镓(ga))或n型掺杂物(例如：磷(p)或 砷(as))。
59.每个鳍状结构108(例如：鳍状结构1081以及1082)可形成于在基材106 上方并可包含与基材106相似的材料。在一些实施方式中，鳍状结构108可包 含具有晶格常数实质上接近基材106(例如：晶格不匹配在5％以内)的材料。 在一些实施方式中，鳍状结构108可包含与基材106相同的材料。在一些实施 方式中，鳍状结构108可包含多个通道层，其由彼此相同或不同的材料制成。
60.半导体元件100可进一步包含用于为鳍状结构108提供电隔离的浅沟渠隔 离(sti)区域138。举例来说，sti区域138可将鳍状结构1081与鳍状结构 1082电隔离。浅沟渠隔离区域138可在位于鳍状结构108上的场效晶体管102 之间提供电隔离。浅沟渠隔离区域138也可以在场效晶体管102与整合或沉积 在基材106上的相邻的主动以及被动零件(图1a中未示出)之间提供电隔离。 浅沟渠隔离区域138可包含一层或多层介电材料，像是氮化物层、设置于氮化 物层上的氧化物层以及设置于氮化物层上的绝缘层。在一些实施方式中，
绝缘 层可包含硅氧化物、硅氮化物、氮氧化硅、掺氟硅酸盐玻璃(fsg)、低k介 电材料和/或其他适合的绝缘材料。
61.参考图1a至图1b，栅极结构112可以是缠绕一个或多个鳍状结构108 的数个部位以调节场效晶体管102的多层结构。举例来说，栅极结构112可缠 绕鳍状结构1081的数个部位以调节场效晶体管1021的通道的导电性。在一些 实施方式中，栅极结构112可指环绕栅极(gaa)结构，场效晶体管102可 指环绕栅极场效晶体管102。栅极结构112可包含栅极介电层112a，设置于 介电层112a上的栅极电极112b以及设置于栅极电极112b的侧壁上的栅极间 隔物114。
62.栅极介电层112a可缠绕在鳍状结构108的数个部位，并可以进一步设置 于栅极电极112b以及源极/漏极区域110之间以防止之间的电短路。栅极介电 层112a可包含硅氧化物，并且可以透过化学气相沉积(cvd)、原子层沉积 (ald)、物理气相沉积(pvd)、电子束蒸发或其他适合的制程来形成。在 一些实施方式中，栅极介电层112a可包含(i)硅氧化物、硅氮化物和/或氮 氧化硅的单层，(ii)一种高k介电质材料，像是二氧化铪(hfo2)、二氧化 钛(tio2)、铪锆氧化物(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、 二氧化锆(zro2)以及锆硅酸盐(zrsio2)，(iii)具有锂(li)、铍(be)、 镁(mg)、钙(ca)、锶(sr)、钪(sc)、钇(y)、锆(zr)、铝(al)、 镧(la)、铈(ce)、镨(pr)、钕(nd)、钐(sm)、铕(eu)、钆(gd)、 铽(tb)、镝(dy)、钬(ho)、铒(er)、铥(tm)、镱(yb)或镏(lu) 等氧化物的高k介电材料，或(iv)其组合。高k介电层可透过原子层沉积和 /或其他适合的方法来形成。在一些实施方式中，栅极介电层112a可包含单层 或绝缘材料层的堆叠体。栅极介电层112a的厚度可以在约1nm至约5nm的 范围内。栅极介电层112a的形成方法和其他材料在本揭露的范围和精神内。
63.栅极电极112b可作为场效晶体管102的栅极端子。栅极电极112b可包 含缠绕于鳍状结构108的数个部位周围的金属堆叠体。在一些实施方式中，栅 极电极112b可包含栅极阻障层(图1a和图1b中未示出)、栅极功函数层(图 1a和图1b中未示出)以及栅极金属填充层(图1a和图1b中未示出)。栅 极阻障层可作为用于随后形成栅极功函数层的成核层。在一些实施方式中，栅 极阻障层可以防止金属(例如：铝)从栅极功函数层扩散到下方的层(例如： 栅极介电层112a)。栅极阻障层可包含钛(ti)、钽(ta)、氮化钛(tin)、 氮化钽(tan)或其他适合的扩散阻障材料。栅极功函数层可包含单个金属层 或金属层的堆叠体。金属层的堆叠体可包含功函数值彼此相等或不同的金属。 在一些实施方式中，栅极功函数层可包括铝(al)、铜(cu)、钨(w)、钛 (ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)、镍硅(nisi)、钴硅(cosi)、银(ag)、碳化钽(tac)、氮化钽硅(tasin)、氮化钽碳(tacn)、 钛铝(tial)、氮化钛铝(tialn)、氮化钨(wn)、金属合金及其组合。 在一些实施方式中，栅极功函数层可包含掺铝金属，像是掺杂铝的钛、掺杂铝 的氮化钛、掺杂铝的钽以及掺杂铝的氮化钽。栅极金属填充层可包含单个金属 层或金属层的堆叠体。金属层的堆叠体可包含彼此不同的金属。在一些实施方 式中，栅极金属填充层可包含适合的导电材料，像是钛、银(ag)、铝、氮 化钛铝(tialn)、碳化钽(tac)、氮化钽碳(tacn)、氮化钽硅(tasin)、 锰(mn)、锆、氮化钛(tin)、氮化钽(tan)、钌(ru)、钼(mo)、 氮化钨(wn)、铜(cu)、钨(w)、钴(co)、镍(ni)，碳化钛(tic)、 碳化钛铝(tialc)、碳化钽铝(taalc)、金属合金及其组合。用于栅极阻 障层、栅极功函数层以及栅极金属填充层的其他材料在本揭露的范围和精神 内。
64.根据一些实施方式，栅极间隔物114可与栅极介电层112a物理接触。栅 极间隔物
区域110的半导体材料的磊晶生长过程相关的制程变化(例如：前躯气体流量 的波动)引起。
69.在一些实施方式中，横向源极/漏极部位110
l
以及110
r
之一可具有与另一 个相比减少的横向延伸(例如：沿着y方向)。举例来说，参考图1c，实质 上平行于基材106的线段f
‑
f可以在鳍状结构108的侧面108
l
以及108
r
上与 点m以及点n相交。源极/漏极区域1103的横向源极/漏极部位110
r
的侧面115 以及鳍状结构108的侧面108
r
(例如：点n)之间的横向宽度w2可以窄于源 极/漏极区域1103的横向源极/漏极之间的横向宽度w1。部分110
l
的侧面113 和鳍状结构108的侧面108
l
(点m)。在一些实施方式中，横向宽度w1以及 w2之间的差可为约2nm至约25nm、约3nm至约20nm或约5nm至约15nm。 在一些实施方式中，横向宽度w2与横向宽度w1的比值可为约0.05至约0.75、 约0.05至约0.6或约0.05至约0.5的范围内。在一些实施方式中，横向宽度 w1可以表示侧面113的最外部与侧面108
l
之间的横向(例如：沿y方向)的 间隔，其中横向宽度w1可以为大约5nm至大约20nm。在一些实施方式中， 横向宽度w2可以代表侧面115的最外部位以及侧面108
r
之间的侧向(例如： 沿着y方向)离距，其中横向宽度w2可以从约2nm至约15nm、约2nm至 约10nm。举例而非限制，源极/漏极区域1105的横向源极/漏极部位110
l
以及 110
r
之间的上述横向延伸宽度差/比值可以透过方法200来达到(以下讨论)。 此外，由于可以减少源极/漏极区域1103的横向源极/漏极部位110
r
的横向延 伸宽度w2，所以可以减少源极/漏极区域1103以及栅极结构112之间的总寄生 电容，因此增进了场效晶体管1021和/或场效晶体管1024的总运作速度。
70.在一些实施方式中，横向源极/漏极部位110
l
以及110
r
可具有实质上相等 的横向延伸(例如：沿着y方向)。举例来说，参考图1d，对于实质上平行 于基材106的线段g
‑
g以及鳍状结构108的侧面108
l
和108
r
上的交叉点p和 q，源极/漏极区域1105的横向源极/漏极部位110l的侧面113以及鳍状结构 108的侧面108
l
(点m)之间的横向宽度w3可以实质上等于源极/漏极区域 1105的侧面源极/漏极部位110
r
的侧面115以及鳍状结构108的侧面108
r
(点 n)之间的横向宽度w4。在一些实施方式中，横向宽度w3以及w4之间的差 可为约0nm至约10nm或约0nm至约7nm。在一些实施方式中，横向宽度 w4与横向宽度w3的比值可为约0.5至约1.5、约0.6至约1.4或约0.7至约1.3 的范围内。在一些实施方式中，线段g
‑
g可与线段f
‑
f(图1c所示)实质上 且垂直地(例如：在z方向上)成水平，其中宽度w3、宽度w4以及宽度w
1 (如图1c所示)可以实质上彼此相等。举例而非限制，源极/漏极区域1105的横向源极/漏极部位110
l
以及110
r
之间上述的横向延伸宽度变化可由与生长 源极/漏极区域110的半导体材料的磊晶生长过程相关的制程变化(例如：前 躯气体流量的波动)引起。
71.在一些实施方式中，以线段e
‑
e为基准，横向源极/漏极部位110
l
以及110
r
的形状可以实质上彼此不对称。举例来说，参考图1c，对于实质上与基材106 平行以及与源极/漏极区域110(例如：源极/漏极区域1103)相交的线段(例 如：线段f
‑
f)，源极/漏极区域1103的横向源极/漏极部位110
l
的侧面113可 包含靠近线段(例如：线段f
‑
f)的凸面形侧壁，源极/漏极区域1103的横向 源极/漏极部位110
r
的侧面115可包含靠近相同线段(例如：线段f
‑
f)的平 直倾斜侧壁。在一些实施方式中，凸面形侧壁以及平直倾斜侧壁都可以连接源 极/漏极区域1103的顶面111以及鳍状结构108。举例而非限制，上述源极/漏 极区域1103的横向源极/漏极部位110
l
以及110
r
之间的形状不对称可透过方 法200(以下讨论)来达到。
72.在一些实施方式中，以线段e
‑
e为基准，横向源极/漏极部位110
l
以及110
r
的形状可
以实质上彼此不对称，其中横向源极/漏极部位110
l
和110
r
都可包含 在彼此之间具有不同曲率半径的凸面形侧壁。举例来说，参考图1e，对于实 质上与基材106平行并且与源极/漏极区域110(例如：源极/漏极区域1103) 相交的线段(例如：线段h
‑
h)，源极/漏极区域1103的侧面113以及115都 可包含靠近线段(例如：线段h
‑
h)的凸面形侧壁，侧面115的凸面形侧壁以 及鳍状结构108的侧面108
r
(例如：点n)之间的横向宽度w2可以窄于侧面 113的凸面形侧壁以及鳍状结构108的侧面108
l
之间的横向宽度w1(点m)。
73.在一些实施方式中，对于实质上与基材106平行并与源极/漏极区域110 (例如：源极/漏极区域1103)相交的线段(例如：线段h
‑
h)，源极/漏极区 域1103的侧面113以及115都可包含靠近线段(例如：线段h
‑
h)的凸面形 侧壁，其中侧面115的凸面形侧壁的曲率半径与侧面113的凸面形侧壁的曲率 半径的比值可以从约1.1至约10.0、从约1.1至约5.0、从约1.1至约3.0、从 约1.1至约2.0、从约1.2至约1.8、从约1.25至约1.5或从约1.25至约1.4。 在一些实施方式中，侧面115的凸面形侧壁可以横向地(例如：在y方向上) 定位于鳍状结构108的侧面108
l
以及108
r
之间，其中横向宽度w2可小于约10nm。举例而非限制，源极/漏极区域110中的上述非对称凸面形侧壁可透过 方法200(以下讨论)来达到。
74.在一些实施方式中，以线段e
‑
e为基准，横向源极/漏极部位110
l
以及110
r
的形状可以实质上彼此不对称，其中横向源极/漏极部位110
l
以及110
r
之一可 包含在顶面111以及侧面113之间或顶面111以及侧面115之间的肩结构。举 例来说，参考图1f，源极/漏极区域1103的侧面113以及115都可包含靠近线 段h
‑
h的凸面形侧壁，其中侧面115可进一步包含连接侧面115的凸面形侧 壁以及顶面111的肩结构117。在一些实施方式中，肩结构117以及鳍状结构 108的侧面108
r
之间的横向宽度w5(例如：点n)可以窄于侧面115的凸面 形侧壁与鳍状结构108的侧面108
r
(点n)之间的横向宽度w2。在一些实施 方式中，横向宽度w5与横向宽度w2的比值可以从约0至约0.8、从约0至约 0.6或从约0至约0.4的范围内。在一些实施方式中，横向宽度w5可以从约2 nm至约15nm。在一些实施方式中，对于与基材106平行并与源极/漏极区域 110(例如：源极/漏极区域1103)相交的线段(例如：线段i
‑
i)，源极/漏极 区域1103的侧面113可包含靠近线段(例如：线段h
‑
h)的倾斜侧壁，源极/ 漏极区域1103的侧面115可包含靠近线段(例如：线段h
‑
h)的肩结构117。 举例而非限制，上述肩结构117可透过后面讨论的方法200(以下讨论)来达 到。
75.在一些实施方式中，以线段e
‑
e为基准，横向源极/漏极部位110
l
以及110
r
的形状可以实质上彼此不对称，其中横向源极/漏极部位110
l
以及110
r
之一可 包含一个凸面形侧壁，而另一个可包含凹面形侧壁。举例来说，参考图1g， 源极/漏极区域1103的侧面113以及115可分别包含靠近线段h
‑
h的凸面形侧 壁以及凹面形侧壁。在一些实施方式中，侧面115的凹面形侧壁可横向地(例 如：在y方向上)定位于鳍状结构108的侧面108
l
和108
r
之间。在一些实施 方式中，侧面115的凹面形侧壁上方可横向(例如：在y方向上)地形成于鳍 状结构108的侧面108
l
。
76.在一些实施方式中，源极/漏极区域110可形成于多个鳍状结构108上方， 其中，与其他源极/漏极区域110相比，源极/漏极区域110的多个侧面之一可 具有减少的横向延伸(例如：沿着y方向)。举例来说，参考图1h，可以形 成并合并源极/漏极区域1103于多个鳍状结构108(例如：鳍状结构1081以及1082)上。多个鳍状结构108可具有含表面108
l
的最外鳍状结构108(例如： 鳍状结构1081)，以及含表面108
r
的另一个最外鳍状结构108(例如：鳍状 结
构1082)。表面108
l
可以靠近源极/漏极区域1103的侧面113。相似地，表 面108
r
可靠近源极/漏极区域1103的侧面115。线段f
‑
f可以分别于侧面108
l
以及108
r
上与点r以及s相交。据此，介于源极/漏极区域1103的横向源极/ 漏极部位110
r
的侧面115以及多个鳍状结构108的最外侧面108
r
(例如：点 s)之间的横向宽度w7可窄于介于源极/漏极区域1103的侧面源极/漏极部位 110
l
的侧面113以及鳍状结构108的另一个最外侧面108
l
(点r)之间的横向 宽度w6。在一些实施方式中，横向宽度w6以及w7之间的差可为约1nm至 约30nm、约3nm至约20nm或约5nm至约20nm。在一些实施方式中，横 向宽度w7与横向宽度w6的比值可以从约0.05至约0.8、从约0.05至约0.6 或从约0.05至约0.4的范围内。此外，与图1c以及图1g中的实施方式相似， 合并的源极/漏极区域1103的两侧的形状可实质上彼此不对称。举例来说，图 1h所示的源极/漏极区域1103可具有彼此不同的曲率半径的侧面113和115(包 含凸面形侧壁)。在一些实施方式中，侧面113以及115之一可包含肩结构， 而另一个不包含。在一些实施方式中，侧面113和115之一可包含一个凸面形 侧壁，而另一个可以包含一个凹面形侧壁。举例而非限制，上述源极/漏极区 域1103的横向延伸宽度差/比值以及形状不对称可透过方法200(以下讨论) 来达到。
77.参考图1a，场效晶体管102可进一步包含形成于源极/漏极区域110上方 的源极/漏极接触件124，以将下方的源极/漏极区域110电连接到集成电路的 其他零件(图1a中未展示)。源极/漏极接触件124可包含硅化物层以及在硅 化物层上方的导电区域(图1a中未展示)。硅化物层可包含金属硅化物，并 且可以在导电区域以及下方的源极/漏极区域110之间提供低电阻界面。用于 形成金属硅化物的金属的实施方式可以是钴、钛以及镍。导电区域可包含导电 材料，像是钨、铝以及钴。导电区域可具有在约15nm至约25nm的范围内的 平均水平维度(例如：y方向上的宽度)并且可具有在约400nm至约600nm 的范围内的平均垂直维度(例如：z方向上的高度)。在一些实施方式中，可 于硅化物层以及导电区域之间设置至少一个导电衬层(未展示)。导电衬层可 以是扩散阻障层并且可包含单层或堆叠的导电材料，像是氮化钛、钛、镍、氮 化钽、钽及其组合。在一些实施方式中，导电衬层可以用作粘合促进层、粘着 层、底漆层、保护层和/或成核层。根据一些实施方式，导电衬层的厚度可以 在约1nm至约2nm的范围内。基于本文的揭露，用于导电衬层、硅化物层以 及导电区域的其他材料以及维度都在本揭露的范围和精神内。
78.参考图1a和图1b，半导体元件100可进一步包含蚀刻停止层(esl)116、 层间介电(ild)层118以及浅沟渠隔离区域138。蚀刻停止层116可以保护 栅极结构112和/或源极/漏极区域110。举例来说，可以在层间介电层118和/ 或源极/漏极接触件124的形成过程提供保护。蚀刻停止层116可设置于源极/ 漏极区域110的表面和/或栅极间隔物114的侧壁上。在一些实施方式中，蚀 刻停止层116可包含，举例来说，硅氮化物、硅氧化物、氮氧化硅、碳化硅、 碳氮化硅、氮化硼、氮化硅硼、硅碳氮化硼或其组合。在一些实施方式中，蚀 刻停止层116可具有约3nm至约30nm范围之内的厚度。蚀刻停止层116的 厚度以及其他材料都在本揭露的范围和精神内。
79.层间介电层118可设置于蚀刻停止层116上，并且可包含使用适合于可流 动介电质材料的沉积方法所沉积的介电质材料(例如：可流动硅氧化物、可流 动硅氮化物、可流动氮氧化硅、可流动碳化硅或可流动碳氧化硅)。举例来说， 可使用可流动的cvd(fcvd)来沉积可流动的硅氧化物。在一些实施方式中， 介电材料可以是硅氧化物。在一些实施方式中，
在原位掺杂源极/漏极区域110。在一些实施方式中，所得的源极/漏极区域110 可具有范围为约15nm至约80nm、约25nm至约65nm或约25nm至约50nm 的高度h
110
。在一些实施方式中，所得的源极/漏极区域110在鳍状结构108 的两侧处的横向宽度w1可具有实质上相等。形成半导体元件300的制程可以 进一步包含形成蚀刻停止层116于源极/漏极区域110上方且形成层间介电层 118于蚀刻停止层116上以及未被栅极结构112覆盖的鳍状结构108的一个部 位。基于本文的揭露，用于半导体元件300的其他形成方法都在本揭露的精神 和范围内。
83.参考图2，在操作210中，对源极/漏极区域110重塑形状以减少其横向宽 度。举例来说，如图5b所示，源极/漏极区域1101可以如参考图4a至图4b 以及图5a至图5b所描述的被重塑形状以将其在侧面115的横向宽度从w1减少到w2。在一些实施方式中，重塑源极/漏极区域110的制程可包含(i)在 基材106上图案化光罩层402(图4a以及图4b所示)，以及(ii)透过经图 案化光罩层402移除源极/漏极区域110以将源极/漏极区域110的横向宽度从 w1减少到w2(如图5a以及图5b所示)。
84.举例而非限制，光罩层402，举例来说，可以是包含使用沉积制程所形成 的硅氧化物或硅氮化物的薄膜。在一些实施方式中，如图4b所示，图案化光 罩层402的制程可使用光微影术以及蚀刻制程于源极/漏极区域110以及层间 介电层118上方形成开口403。在一些实施方式中，开口403可垂直地与下方 的源极/漏极区域110的多个部位重叠。在一些实施方式中，如图4a所示，图 案化光罩层402的制程可进一步在两个相邻的鳍状结构108之间形成开口 411，以暴露栅极结构112。
85.参考图5b，移除源极/漏极区域110的制程可包含形成穿过层间介电层118 的凹部503、覆盖源极/漏极区域110的蚀刻停止层116的一个部位、在开口 403下的源极/漏极区域110的一个部位以及透过使用回蚀制程而成的浅沟渠 隔离区域138的一个部位。因此，凹部503可以暴露源极/漏极区域110的另 一部分于开口403外(例如：在光罩层402下方)的侧面115。换言之，回蚀 制程可以蚀刻源极/漏极区域110的一侧以暴露侧面115，同时源极/漏极区域 110的相反侧(例如：侧面113)可以在光罩层402下方被遮蔽。在回蚀制程 之后，可以将源极/漏极区域110的横向宽度从宽度w1减少至宽度w2。在一 些实施方式中，在回蚀制程之后，回蚀制程可以以实质上相等的蚀刻速率蚀刻 层间介电层118以及源极/漏极区域110，其中所得的凹部503可以暴露可包含 一个实质上平直倾斜侧壁的侧面115(如图1c所示)。在一些实施方式中， 回蚀制程可依方向而定，其中所得的凹部503可在回蚀制程之后暴露可包含凸 面形侧壁(如图1e所示)的侧面115。在一些实施方式中，回蚀制程可不依 方向而定，其中所得的凹部503可以在回蚀制程之后暴露可包含凹面形侧壁 (如图1g所示)的侧面115。在一些实施方式中，回蚀制程可以以比源极/漏 极区域110的蚀刻速率更快的蚀刻速率来蚀刻层间介电层118，在回蚀制程之 后，其中所得的凹部503可以暴露可包含肩结构的侧面115(如图1f所示)。 在一些实施方式中，移除源极/漏极区域110的过程可包含在回蚀制程之后维 持源极/漏极区域110的高度h
110
。举例来说，光罩层502可以遮蔽源极/漏极 区域110的顶面111，同时透过回蚀制程形成凹部503。据此，在回蚀制程之 后，源极/漏极区域110的高度h
110
可以保持不变。举例而非限制，回蚀制程 可包含使用适合的蚀刻气体的干式蚀刻制程，像是包含含氧气体、含氟气体(例 如：cf4、sf6、ch2f2、chf3和/或c2f6)、含氯气体(例如：cl2、chcl3、 ccl4和/或bcl3)、含溴气体(例如：hbr和/或chbr3)以及含碘气体。在一 些实施方式中，在回蚀制程之后，可以在暴露的侧面115上方形成界面层515。 界面层
515可包含透过在回蚀制程中将源极/漏极区域110的材料与蚀刻气体 的元素混合的反应产物。在一些实施方式中，界面层515可包含碘、氯、氟或 溴。
86.在一些实施方式中，移除源极/漏极区域110的过程可以进一步包含分离 连接在两个相邻鳍状结构108之间的栅极结构112。举例来说，参考图5a， 移除源极/漏极区域110的过程也可以透过介于鳍状结构1081以及1082之间的 栅极介电层112a以及栅极电极112b形成凹部511。在一些实施方式中，可 进一步透过浅沟渠隔离区域138和基材106的一个部位形成凹部511。
87.参考图2，在操作215中，在重新塑形的源极/漏极区域上方形成绝缘结构。 举例来说，如图6b所示，可以在源极/漏极区域1101和1102上方形成隔离结 构104，如参考图6a和图6b所述。举例而非限制，形成隔离结构104的过 程可包含(i)使用合适的沉积制程，像是原子层沉积(ald)、化学气相沉 积(cvd)、可流动cvd(fcvd)、高密度电浆(hdp)cvd、亚大气压 cvd(sacvd)以及高长宽比制程(harp)，在凹部503上方沉积绝缘材 料的层堆叠体，以及(ii)化学机械抛光(cmp)绝缘材料层堆叠体以使隔离 结构104和层间介电层118共平面。在一些实施方式中，隔离结构104可以与 环绕源极/漏极区域110的蚀刻停止层116接触。在一些实施方式中，隔离结 构104可以与重塑的源极/漏极区域110的侧面115接触。在一些实施方式中， 可以在两个相邻的重塑的源极/漏极区域110之间形成隔离结构104。在一些实 施方式中，如图6a所示，形成隔离结构104的过程可进一步包含沉积绝缘材 料层堆叠体于凹部511上，并对绝缘材料层堆叠体进行化学机械抛光，以形成 隔离结构以隔离两个相邻的栅极结构112。
88.参考图2，在操作220中，在重塑的源极/漏极区域110上方形成金属接触。 举例来说，如图9b所示，可以在重塑的源极/漏极110的顶面上形成源极/漏 极接触件124，如图7a至图9a以及图7b至图9b。举例而非限制，形成源 极/漏极接触件124的过程可包含(i)形成图案化的光罩层702(如图7a以及 图7b所示)，使用光微影制程以在源极/漏极区域110上方暴露层间介电层 118的一个部位，(ii)通过图案化的光罩层702移除层间介电层118以及蚀 刻停止层116以形成暴露源极/漏极区域110的凹部803(如图8a和8b所示)， (iii)使用适合的沉积制程(例如：cvd、ald、pvd或电子束蒸发)沉积 一个或多个导电材料于凹部803中，以及(iv)使用化学机械抛光制程抛光已 沉积的一种或多种导电材料以形成源极/漏极接触件124(如图9b所示)。举 例而非限制，用于源极/漏极接触件124的一种或多种导电材料可包含金属硅 化物、导电氮化物衬层或金属材料，像是钨、铝、铜、钛以及钴。据此，如图 9b所示，所得的源极/漏极接触件124可与隔离结构104以及层间介电层118 共平面。此外，如图9b所示，所得的源极/漏极接触件124可与其下方的源极 /漏极区域110的顶面111接触。
89.此外，在操作220之后，可以在源极/漏极接触件124上方形成互连结构 (在图9a和图9b中未展示)，以提供用于半导体元件100的电布线。举例 而非限制，形成互连结构的过程可包含(i)经由适合的沉积制程，像是cvd 制程、pecvd制程、pvd制程以及ald制程，使包覆层沉积绝缘堆叠体于 如图9a和图9b所示的结构上方，(ii)使用光微影制程以及蚀刻制程穿过已 沉积的绝缘堆叠体形成一个或多个连通柱(图9a以及图9b中未展示)，并 且(iii)使用适合的沉积制程(例如：cvd、ald、pvd或电子束蒸发)以 及抛光制程(例如：cmp制程)，用一种或多种导电材料填充一个或多个连 通柱以形成沟渠导体层(图9a以及图9b中未展示)。在一些实施方式中， 所得的沟渠导体层可以与源极/漏极区域接触件124接触。在
一些实施方式中， 所得的沟渠导体层可以与栅极电极112b接触。在一些实施方式中，形成互连 结构的过程可进一步包含使用适合的沉积制程(例如：cvd、ald、pvd或 电子束蒸发)在沟渠导体层上方沉积一层导电材料(图9a以及图9b中未展 示)，其中导电材料层可以为互连结构提供互连布线。
90.本揭露提供例示性的源极/漏极区域结构及其形成方法。源极/漏极区域可 具有减少的横向体积，以最小化晶体管的栅极端子与源极/漏极端子之间的寄 生电容。在一些实施方式中，可以在鳍状结构上生长源极/漏极区域，其中随 后可以对源极/漏极区域进行重塑以减少一侧的横向宽度。在一些实施方式中， 重塑的源极/漏极区域相对于将鳍状结构二等分的中线可以是不对称的。重塑 后的源极/漏极结构的一个优点是，在维持低接触电阻的同时，减少了源极/漏 极区域横向延伸所产生的寄生电容，因此增进了晶体管的性能。
91.在一些实施方式中，用于形成半导体结构的方法可包含在基材上方形成鳍 状结构。该方法可进一步包含在鳍状结构上方形成具有横向宽度的源极/漏极 区域。该方法可以进一步包含：移除源极/漏极区域的一部位以减少源极/漏极 区域的横向宽度；以及以减少的横向宽度在源极/漏极区域上方形成绝缘堆叠 体。
92.在其他实施方式中，移除源极/漏极区域的部位包含蚀刻源极/漏极区域的 第一侧，同时遮蔽源极/漏极区域的第二侧。在其他实施方式中，移除源极/漏 极区域的部位包含暴露源极/漏极区域的其他部位，其中绝缘堆叠体与源极/漏 极区域的其他部位接触。在其他实施方式中，移除源极/漏极区域的部位包含 移除源极/漏极区域的部位同时维持源极/漏极区域的高度。在其他实施方式中， 形成源极/漏极区域包含形成凸面于源极/漏极区域的第一侧上，且移除源极/ 漏极区域的部位包含形成凸面于源极/漏极区域的第二侧上。在其他实施方式 中，形成源极/漏极区域包含形成与鳍状结构横向分离一个横向宽度的凸面于 源极/漏极区域的第一侧上，且移除源极/漏极区域的部位包含形成与鳍状结构 横向分离一个其他横向宽度的其他凸面，其中横向宽度大于其他横向宽度。在 其他实施方式中，形成源极/漏极区域包含形成凸面于源极/漏极区域的第一侧 与第二侧上，且移除源极/漏极区域的部位包含形成肩结构于源极/漏极区域的 第二侧的凸面上。在其他实施方式中，形成半导体结构的方法还包含形成介电 层于具有经缩短的横向宽度的源极/漏极区域，其中形成绝缘堆叠体包含沉积 绝缘堆叠体于介电层上并与介电层接触。
93.在一些实施方式中，一种用于形成半导体结构的方法可包含：于基材上方 形成第一和第二鳍状结构；于第一以及第二鳍状结构的侧壁上方形成源极/漏 极区域；移除源极/漏极区域的第一部位以暴露源极/漏极区域的第二部位；以 及于源极/漏极区域的第二部位上方形成绝缘堆叠体。
94.在其他实施方式中，移除源极/漏极区域的第一部位包含蚀刻源极/漏极区 域的第一侧，同时遮蔽源极/漏极区域的第二侧，其中第一侧横向设置介于第 一鳍状结构以及第二鳍状结构之间，且该第二侧相反于第一侧。在其他实施方 式中，移除源极/漏极区域的第一部位包含移除源极/漏极区域的第一部位同时 维持源极/漏极区域的一高度。在其他实施方式中，移除源极/漏极区域的第一 部位包含形成凸面于源极/漏极区域的第二部位上。在其他实施方式中，移除 源极/漏极区域的第一部位包含形成肩结构于源极/漏极区域的第二部位上。在 其他实施方式中，形成半导体结构的方法还包含形成介电层于源极/漏
极区域 上，其中形成绝缘堆叠体包含沉积绝缘堆叠体于介电层上并与介电层接触。在 其他实施方式中，形成半导体结构的方法还包含形成金属接触于源极/漏极区 域的顶部表面上。
95.在一些实施方式中，半导体结构可以包含基材、形成于基材上方的绝缘堆 叠体、穿过绝缘堆叠体形成的垂直结构、形成于垂直结构上方的源极/漏极区 域以及形成与源极/漏极区域相邻并突出绝缘堆叠体的隔离结构。源极/漏极区 域可包含第一侧面以及第二侧面。介于第一侧面以及垂直结构之间的侧向离距 可大于介于第二侧面以及垂直结构之间的另一侧向离距。
96.在其他实施方式中，第一侧面包含凸面，且第二侧面包含凹面。在其他实 施方式中，第一侧面包含凸面，且第二侧面包含肩结构。在其他实施方式中， 半导体结构还包含介电层形成于源极/漏极区域上，且隔离结构形成于源极/漏 极区域的第二侧面上，且隔离结构与介电层接触。在其他实施方式中，半导体 结构还包含金属接触形成于源极/漏极区域的顶部表面上。
97.以上揭露概述了数个实施方式的特征，以便所属技术领域具有知识者可更 能理解本揭露的各个方面。所属技术领域具有知识者应当理解，他们可以容易 地使用本揭露作为设计或修改其他制程和结构的基础，以实现与本文介绍的实 施方式相同的目的和/或达到相同的优点。所属技术领域具有知识者也应该了 解，这样的均等建构不脱离本揭露的精神和范围。并且在不脱离本揭露的精神 和范围的前提下，他们可对本文所述进行各种改变、替换以及变更。