一种MOS型超结功率器件的终端结构的制作方法

一种mos型超结功率器件的终端结构
技术领域
1.本发明属于功率半导体技术领域，涉及功率器件，具体地说是一种mos型超结功率器件的终端结构。


背景技术：

2.超结器件是功率半导体技术领域中的一种十分重要的功率器件，它打破了传统的硅极限关系，在实现高耐压特性的同时，器件具有更低的导通电阻。想要实现高耐压特性还需要合适的终端结构，传统的mos型超结功率器件的终端结构如图1所示，和超结元胞一样，均采用p柱和n柱交替排列，且同样遵循电荷平衡的基本原理。但是，遵循电荷平衡的基本原理也导致了超结终端的击穿电压对于电荷不平衡非常敏感，其可靠性受电荷不平衡影响较大，在n柱和p柱交替排列的终端区中，如果一些工艺偏差导致终端部分参数发生变化，如掺杂柱的宽度、间距及浓度等，均可能造成终端提前击穿，如图1所示，当内部某一掺杂柱宽度出现变化时，可能使原本的耗尽层a变短成耗尽层b，从而使耐压降低，所以，难以得到高耐压高可靠性的超结器件终端结构。
3.因此，有必要提出一种新的mos型超结功率器件的终端结构，解决上述问题。


技术实现要素：

4.本发明的目的，是要提供一种mos型超结功率器件的终端结构，以解决现有技术中难以获得高耐压性高可靠性的超级器件终端结构。
5.本发明为实现上述目的，所采用的技术方法如下：一种mos型超结功率器件的终端结构，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用第一导电类型半导体衬底以及位于第一导电类型半导体衬底上方的第一导电类型外延层；终端区包括截止环、多个相互独立的终端区第二导电类型第一柱区、多个相互独立的终端区第二导电类型第二柱区和终端区第二导电类型第三柱区；终端区第二导电类型第一柱区和终端区第二导电类型第二柱区均通过第一导电类型半导体外延层相隔离，终端区第二导电类型第一柱区上表面与外延层的上表面齐平，终端区第二导电类型第二柱区上表面与终端区第二导电类型第三柱区下表面连接，终端区第二导电类型第一柱区下表面与终端区第二导电类型第二柱区下表面齐平；终端区第二导电类型第三柱区位于第一导电类型外延层上层靠近过渡区的一端，终端区第二导电类型第三柱区上表面与第一导电类型外延层的上表面齐平；元胞区包括一个或多个相互独立的元胞区第二导电类型柱区和元胞区第二导电类型体区，元胞区第二导电类型体区位于第一导电类型外延层上层，元胞区第二导电类型体区上表面与第一导电类型外延层上表面平齐，元胞区第二导电类型体区下表面与元胞区第二导电类型柱区上表面连接；元胞区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平；
过渡区包括一个或多个相互独立的过渡区第二导电类型柱区和过渡区第二导电类型体区，过渡区第二导电类型体区位于第一导电类型外延层上层，由元胞区第二导电类型体区延伸而来，过渡区第二导电类型体区下表面与过渡区第二导电类型柱区上表面连接；过渡区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平。
6.作为限定：终端区第二导电类型第一柱区的掺杂浓度与终端区第二导电类型第二柱区的掺杂浓度相同，终端区第二导电类型第三柱区掺杂浓度大于或等于终端区第二导电类型第一柱区的掺杂浓度，终端区第二导电类型第三柱区的宽度大于或等于终端区第二导电类型第二柱区宽度与邻近间距之和。
7.作为进一步限定：终端区第二导电类型第一柱区、终端区第二导电类型第二柱区、过渡区第二导电类型柱区和元胞区第二导电类型柱区的宽度相同，其邻近间距相同。
8.作为另一种限定：第一导电类型为n型,第二导电类型为p型；或第一导电类型为p 型,第二导电类型为n型。
9.本发明由于采用了上述方案，与现有技术相比，所取得的有益效果是：本发明提供的mos型超结功率器件的终端结构，通过增加终端区第二导电类型第三柱区，根据电荷叠加原理，本发明提供的mos型超结功率器件的终端结构就相当于传统超结终端叠加上一个pn结,当掺杂柱的宽度、间距及浓度等因工艺等发生变化时，改变的是叠加的 pn结的浓度与电场分布，降低了终端区内电荷不平衡的影响，另一方面，叠加的pn结所提供的电场增强了终端区内部的电场强度，从而提升了终端区的耐压水平；本发明适用于各种电子产品。
附图说明
10.本下面结合附图及具体实施例对本发明作更进一步详细说明。
11.图1为传统的mos型超结功率器件的终端结构示意图；图2为传统的mos型超结功率器件的终端结构中掺杂柱宽度变化后耗尽层边界变化示意图；图3为本发明实施例mos型超结功率器件的终端结构的结构示意图；图4为本发明实施例的mos型超结功率器件的终端结构中掺杂柱宽度变化后耗尽层边界变化示意图；图5为电荷叠加原理图；图6为本发明实施例mos型超结功率器件的终端结构终端区的等效结构及其电场分布示意图；图6(a)为本发明实施例终端区结构示意图；图6(b)为本发明实施例终端区等效被叠加的pn结部分的结构示意图；图6(c)为本发明实施例终端区等效被叠加的pn结部分沿虚线内部电场分布图；图6(d)为本发明实施例终端区等效传统超结终端部分的结构示意图；图6(e)为本发明实施例终端区等效传统超结终端部分沿虚线内部电场分布图。
12.图中：1、第一导电类型半导体衬底；2、第一导电类型外延层；3、p型柱区；31、终端区第二导电类型第一柱区；32、终端区第二导电类型第二柱区；33、终端区第二导电类型第三柱区；34、过渡区第二导电类型柱区；35、元胞区第二导电类型柱区；4、p型体区； 41、元胞
的下表面齐平。
20.终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32、过渡区第二导电类型柱区34和元胞区第二导电类型柱区35的宽度相同，其邻近间距相同。
21.第一导电类型为n型,第二导电类型为p型；或第一导电类型为p型,第二导电类型为 n型；本实施例中的第一导电类型为n型,第二导电类型为p型。
22.电荷叠加原理如图5所示，当p型柱区受主杂质浓度na和n型外延层的施主杂质浓度nd不同时，这对电荷不平衡的pn结可以认为是差分电荷分量和平衡电荷分量的叠加；na<nd，此时这对pn结可以看成是一对平衡的掺杂均为(na nd)/2的p型柱区、n型柱区和一对掺杂均为(nd
‑
na)/2的n型柱区相叠加，这对pn结整体相当于一对杂质浓度等于 (nd
‑
na)/2的均匀n型掺杂柱。
23.当终端区处于正常耐压状态下时，如图2所示，掺杂柱内虚线表示掺杂柱的宽度发生变化后，传统的mos型超结功率器件的终端结构中曲线a为其内部某一掺杂柱宽度未发生变化的耗尽层边界，曲线b为其内部某一掺杂柱的宽度发生变化后的耗尽层边界；当终端区处于正常耐压状态下时，如图4所示，掺杂柱内虚线表示掺杂柱的宽度发生变化后，本实施例的mos型超结功率器件的终端结构中曲线c为其内部某一掺杂柱宽度未发生变化的耗尽层边界，曲线d为其内部某一掺杂柱的宽度发生变化后的耗尽层边界；图4与图2的掺杂柱变化后的耗尽层边界相比，即曲线b与曲线d相比，本实施例耗尽层宽度减少的更少，也就是说电荷不平衡对本实施例的影响更小。
24.如图4所示，为本实施例mos型超结功率器件的终端结构终端区的横向、纵向电场分布示意图，横向为沿ab的电场分布，纵向为沿cd的电场分布；终端区中，当终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32和终端区第二导电类型第三柱区 33的掺杂na等于第一导电类型外延层2的掺杂nd，由于终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32宽度大于其邻近间隔，根据电荷叠加原理，则可以将终端区内终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32及第一导电类型外延层2等效为一个低掺杂浓度的p型区域，降低了终端区内电荷不平衡的影响，再加上终端区第二导电类型第三柱区33，则终端区可等效为一系列平衡的pn柱与具有类似穿通结构的二极管叠加，从而提高了终端区内部场强，增强了耐压能力。
25.如图6所示，为本实施例mos型超结功率器件的终端结构终端区的等效结构及其电场分布示意图，根据电荷叠加原理，图6(a)为本实施例的mos型超结功率器件的终端结构终端区，可等效为图6(d)的传统mos型超结功率器件的终端结构终端区叠加一个图6 (b)的pn结，图6(b)中36为终端区第二导电类型等效掺杂区域。以图6(a)虚线部分电场分布为例，图6(c)为等效被叠加的pn结部分沿虚线内部电场，图6(e)为等效传统超结终端部分沿虚线内部电场，也是传统超结终端内部电场分布，图6(a)内部虚线部分电场强度分布可以看成图6(b)内部虚线部分电场强度分布和图6(d)内部虚线部分电场强度分布的叠加，也就是图6(c)和图6(e)的叠加，因此，图6(a)有着更高的电场强度，提升了击穿电压。