集成电路装置及其制造方法与流程

技术特征：
1.一种用于制造集成电路装置(107)的方法，其包括以下步骤：在基板(101)的第一表面(121)上以第一图案形成第一阻焊层(151)，并在所述基板(101)的第二表面(122)上以不同于所述第一图案的第二图案形成第二阻焊层(152)，其中所述第一表面(121)与所述第二表面(122)相对；在所述第一阻焊层(151)的远离基板的表面(154)上以所述第一图案形成第三阻焊层(161)；其中所述第一阻焊层(151)及第三阻焊层(161)具有第一图案面积，且所述第二阻焊层(152)具有大于所述第一图案面积的第二图案面积。2.根据权利要求1所述的方法，其中形成所述第一阻焊层(151)和所述第二阻焊层(152)进一步包括：在所述基板(101)的所述第一表面(121)上涂覆第一阻焊材料层(151')，并在所述第二表面(122)上涂覆第二阻焊材料层(152')；及以所述第一图案对所述第一阻焊材料层(151')进行曝光并以所述第二图案对所述第二阻焊材料层(152')进行曝光。3.根据权利要求1所述的方法，其中形成所述第三阻焊层(161)进一步包括：在所述第一阻焊层(151)的下表面(154)上涂覆第三阻焊材料层(161')；及以所述第一图案对所述第三阻焊材料层(161')进行曝光。4.根据权利要求3所述的方法，其进一步包括：在形成所述第三阻焊层(161)的同时，在所述第二阻焊层(152)的远离基板的表面(155)上涂覆第四阻焊材料层(162')，并在对所述第四阻焊材料层(162')进行曝光以移除所述第四阻焊材料层。5.根据权利要求1所述的方法，其中所述第一阻焊层(151)、所述第二阻焊层(152)、所述第三阻焊层(161)采用相同的高分子感光阻焊材料。6.根据权利要求1所述的方法，其中所述第一阻焊层的厚度与所述第三阻焊层的厚度的总和实质上大于所述第二阻焊层的厚度。7.根据权利要求1所述的方法，其中所述第一阻焊层(151)的厚度与所述第三阻焊层(161)的厚度的所述总和的范围为25
‑
40μm。8.根据权利要求7所述的方法，其中所述第二阻焊层(152)的厚度范围为15
‑
25μm。9.根据权利要求1所述的方法，其中所述第二图案面积比所述第一图案面积大20％。10.根据权利要求1所述的方法，其中所述第一阻焊层(151)与第三阻焊层(161)的体积之和与所述第二阻焊层(152)的体积大致相同。11.一种集成电路装置(107)，其由根据权利要求1
‑
10中任一项所述的制造集成电路装置(107)的方法制造。12.一种集成电路装置，其包括：基板(101)，具有相对的第一表面(121)与第二表面(122)；第一阻焊层(151)，以第一图案形成于所述第一表面上；以及第二阻焊层(152)，以第二图案形成于所述第二表面上；第三阻焊层(161)，以所述第一图案层叠形成于所述第一阻焊层上；其中所述第一阻焊层及第三阻焊层具有第一图案面积，所述第二阻焊层具有大于所述
第一图案面积的第二图案面积，且所述第一阻焊层的厚度与所述第三阻焊层的厚度的总和实质上大于所述第二阻焊层的厚度。13.根据权利要求12所述的集成电路装置，其中所述第一阻焊层(151)、所述第二阻焊层(152)、所述第三阻焊层(161)采用相同的高分子感光阻焊材料。14.根据权利要求12所述的集成电路装置，其中所述第一阻焊层(151)的厚度与所述第三阻焊层(161)的厚度的所述总和的范围为25
‑
40μm。15.根据权利要求14所述的集成电路装置，其中所述第二阻焊层(152)的厚度范围为15
‑
25μm。16.根据权利要求12所述的集成电路装置，其中所述第二图案面积比所述第一图案面积大20％。17.根据权利要求12所述的集成电路装置，其中所述第一阻焊层与第三阻焊层的体积之和与所述第二阻焊层的体积大致相同。

技术总结
本申请实施例涉及一种集成电路装置及其制造方法。根据本申请的一些实施例，一种用于制造集成电路装置的方法，其包括以下步骤：在基板的第一表面上以第一图案形成第一阻焊层，并在该基板的第二表面上以不同于该第一图案的第二图案形成第二阻焊层，其中该第一表面与该第二表面相对；在该第一阻焊层的远离基板的表面上以该第一图案形成第三阻焊层；其中该第一阻焊层及第三阻焊层具有第一图案面积，且该第二阻焊层具有大于该第一图案面积的第二图案面积。该制造方法及其制成的集成电路装置的优势之一在于能够通过控制集成电路装置基板的正背两面的绿漆厚度，从而有效防止集成电路装置基板的翘曲，从而降低了后续的作业难度，并大大提高了产品产量。并大大提高了产品产量。并大大提高了产品产量。


技术研发人员：欧宪勋 林佳德 程晓玲
受保护的技术使用者：日月光半导体（上海）有限公司
技术研发日：2021.05.27
技术公布日：2021/10/18