芯片封装结构的制作方法

1.本实用新型涉及封装技术领域，具体地涉及一种芯片封装结构。


背景技术：

2.基于芯片封装结构各层材料本身的材质特性，如成膜缺陷、致密性、热膨胀系数等，各层材料内部和各层之间都会产生不同的应力，其中阻焊层所使用的材料的应力影响是最大的，特别是在芯片可靠性测试冷热冲击过程中，应力变化更是剧烈。而芯片基底硅材和绝缘层是相对比较脆的材料，在应力变化过程中，最易发生分层。
3.现有技术中，通常是在晶圆表面形成完整覆盖晶圆的绝缘层和阻焊层，之后切割得到单颗芯片。采用此种方法得到的芯片，一方面，由于切割的原因，在其边缘处会产生无法避免的微裂纹，另一方面，膜层到芯片边缘处断开，应力没有另一侧的补偿，使得芯片基底边缘受到的应力更大，因此，当分层发生时，往往起始于芯片的边缘的芯片基底或绝缘层，然后向内部延伸。


技术实现要素：

4.本实用新型的目的在于提供一种芯片封装结构。
5.本实用新型提供一种芯片封装结构，所述芯片包括基底，其具有第一面、与第一面相对的第二面以及连接第一面和第二面的多个侧面，于所述基底第一面上依次设有绝缘层、金属布线层和阻焊层，所述阻焊层上设有电连接于所述金属布线层的焊接凸起，其特征在于，
6.所述绝缘层边缘和所述阻焊层边缘分别沿所述基底侧面向内缩进第一距离a和第二距离b，其中，0nm≤b＜a；
7.所述绝缘层位于所述阻焊层内部，所述阻焊层位于所述绝缘层外侧的部分覆盖所述基底，且包覆所述绝缘层侧边。
8.作为本实用新型的进一步改进，所述基底侧面设有沿所述基底第一面向内凹陷的沟槽，所述沟槽沿所述基底侧面长度方向分布。
9.作为本实用新型的进一步改进，所述沟槽于所述基底侧面形成台阶结构，具有沟槽侧壁面与沟槽底面，所述沟槽侧壁面顶端和与其同侧的所述基底侧面之间间隔第三距离c，其中，c≤b。
10.作为本实用新型的进一步改进，所述绝缘层和所述金属布线层之间设有缓冲层。
11.作为本实用新型的进一步改进，所述基底第二面设有焊垫，所述基底第一面设有向其第二面延伸的通孔，所述通孔底部暴露所述焊垫，所述金属布线层沿所述通孔侧壁延伸至所述焊垫，与其电性连接。
12.本实用新型的有益效果是：通过设置沿芯片基底侧边向内缩进的绝缘层和阻焊层，在未切割的晶圆中，使绝缘层和阻焊层暴露出切割道，一方面，在切割分离各芯片时，可直接对晶圆硅基体部分进行切割，避免对绝缘层和阻焊层进行切割，从而避免由于切割作
用在这两层边缘处形成微裂纹；另一方面，绝缘层和阻焊层在基底表面形成完整的连续膜层结构，不会出现在切断的膜层中应力于单侧产生而得不到补偿的情况。
13.并且，阻焊层延伸至绝缘层外侧，其包覆绝缘层且和基底结合，一方面，阻焊层可以完全密封保护绝缘层，从而减缓水汽等对绝缘层的侵蚀；另一方面，阻焊层的部分应力可以直接被基底承担，当阻焊层与基底之间未出现分层时，绝缘层只会受到少量应力，进一步提高了芯片封装结构的可靠性。
附图说明
14.图1是本实用新型实施例一中芯片封装结构的示意图。
15.图2是本实用新型实施例一中芯片封装结构切割分离前的示意图。
16.图3是图1中a处的放大示意图。
17.图4是本实用新型实施例二中芯片封装结构的示意图。
18.图5是本实用新型实施例二中芯片封装结构切割分离前的示意图。
19.图6是图4中b处的放大示意图。
20.图7是本实用新型实施例三中芯片封装结构的示意图。
21.图8是本实用新型实施例三中芯片封装结构切割分离前的示意图。
22.图9是图7中c处的放大示意图。
23.图10是图8中d处的放大示意图。
24.图11是本实用新型一实施方式中芯片封装结构制造流程的示意图。
25.图12至图16是本实用新型一实施方式中芯片封装结构制造流程各步骤的示意图。
具体实施方式
26.为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术具体实施方式及相应的附图对本技术技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本技术一部分实施方式，而不是全部的实施方式。基于本技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
27.下面详细描述本实用新型的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
28.为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
29.如图1至图10所示，本实用新型提供一种芯片封装结构，芯片包括基底1，其具有第一面11、与第一面11相对的第二面12以及连接第一面11和第二面12的侧面13，于基底1第一面11上依次设有绝缘层2、金属布线层3和阻焊层4，阻焊层4上设有电连接于金属布线层3的
焊接凸起6。
30.绝缘层2为sio2、si3n4等，其通过气相沉积形成于所述芯片基底1表面，于绝缘层2上形成至少用于电气连接芯片的金属布线层3，金属布线层3在投影上位于绝缘层2之内，金属布线层3的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。阻焊层4覆盖于芯片表面起到绝缘和密封保护的作用。
31.芯片可以是mems芯片或影像传感器芯片等，根据芯片类型不同，芯片还可设置保护盖板5等结构，保护盖板5贴附于基底1第二面12。
32.根据芯片类型不同，在一些实施方式中，芯片基底1第二面12设有焊垫，基底1第一面11设有向其第二面12延伸的通孔，通孔底部暴露焊垫，金属布线层3沿通孔侧壁延伸至焊垫，与其电性连接。
33.进一步的，在一些实施方式中，在缓冲层7和金属线路层之间还可设置缓冲层7，以缓解绝缘层2和金属布线层3之间的应力。
34.如图2所示，芯片通过晶圆1'切割分离获得，晶圆1'具有相对的第一面及第二面，即对应于芯片基底1第一面11和第二面12，晶圆1'上阵列排布多颗芯片基底1，相邻所述芯片基底1之间分布有切割道8，后续完成封装工艺以及测试之后，沿切割道8切割分离得到单颗芯片。需要说明的是，相邻两个芯片基底1之间的切割道8仅为两个芯片基底1之间预留的用于切割的留白区域，切割道8与两侧的芯片基底1之间不具有实际的边界线。
35.由于通过激光或机械方式切割晶圆1'时，不可避免存在一定损耗，因此切割道8具有一定宽度d，即沿切割道8切割晶圆1'时切痕的宽度。
36.绝缘层2边缘和阻焊层4边缘分别沿基底1侧面13向内缩进第一距离a第二距离b，其中，0nm≤b＜a。即芯片绝缘层2侧面和与其同侧的基底1侧面13之间间隔第一距离a，阻焊层4侧面和与其同侧的基底1侧面13之间间隔第二距离b。
37.需要说明的是，当芯片未从晶圆1'切割分离时，这里所述的第一距离a和第二距离b即是绝缘层2边缘和阻焊层4边缘和相邻切割道8边缘之间的距离。
38.在制造流程中，通过与绝缘层2和阻焊层4形状相对应的掩膜板，在晶圆1'上形成呈间隔分布的绝缘层2和阻焊层4。绝缘层2位于阻焊层4内部，阻焊层4位于绝缘层2外侧的部分覆盖基底1，且包覆绝缘层2侧边。
39.如图1至图3所示，在实施例一中，第二长度b为0nm，即阻焊层4侧面与基底1侧面13平齐，此时，优选的，在未切割分离的晶圆1'中，相邻芯片基底1上的阻焊层4间隔设置，其间隔宽度与切割道8的宽度一致，使阻焊层4暴露出切割道8，一方面，在切割分离各芯片时，可直接对晶圆1'硅基体部分进行切割，避免对绝缘层2和阻焊层4进行切割，从而避免由于切割作用在这两层边缘处形成微裂纹；另一方面，绝缘层2和阻焊层4在基底1表面形成完整的连续膜层结构，不会出现在切断的膜层中应力于单侧产生而得不到补偿的情况。
40.并且，由于阻焊层4延伸至绝缘层2外侧，其包覆绝缘层2且和基底1结合，一方面，阻焊层4可以完全密封保护绝缘层2，从而减缓水汽等对绝缘层2的侵蚀；另一方面，阻焊层4的部分应力可以直接被基底1承担，当阻焊层4与基底1之间未出现分层时，绝缘层2只会受到少量应力，进一步提高了芯片封装结构的可靠性。
41.另外，由于第二长度b小于第一长度a，即绝缘层2边缘和阻焊层4之间间隔一定距离，从而，即使当基底1和阻焊层4之间出现分层时，也存在一分层过渡距离，使分层不容易
延伸到绝缘层2内部。
42.在实施例一的另一些实施方式中，当阻焊层4的应力足够低时，也可只将绝缘层2向内缩进设置，形成间隔分布的绝缘层2，在晶圆1'表面形成完整的阻焊层4，阻焊层4在切割过程中，随晶圆1'一起被切割。
43.如图4至图6所示，在实施例二中，其与实施例一的区别在于，第二长度b大于0nm，即在未切割分离的晶圆1'中，阻焊层4边缘与基底1侧边之间存在一间隔，通过将阻焊层4的边缘远离切割道8边缘设置，从而使阻焊层4的应力不会直接作用于基底1侧边而将基底1从侧边拉裂。
44.第一长度a和第二长度b可根据芯片尺寸及功能需要进行具体调整，无特别限制，只要使第二长度b小于第一长度a即可。
45.进一步的，在本实用新型的一些实施方式中，基底1侧面13设有沿基底1第一面11向内凹陷的沟槽9，沟槽9沿基底1侧面13长度方向分布。
46.如图7至图10所示，在实施例三中，其与实施例二的区别在于，芯片还包括沟槽9，沟槽9于基底1侧面13形成台阶结构，具有沟槽9侧壁面91与沟槽9底面92，沟槽9侧壁面91顶端和与其同侧的基底1侧面13之间间隔第三距离c，其中，c≤b，即阻焊层4侧面与沟槽9侧壁面91平齐，或阻焊层4边缘沿沟槽9侧壁面91向内缩进一定距离。
47.在未切割分离的晶圆1'中，于切割道8上方形成有覆盖其的全沟槽9'，全沟槽9'向上开口，在切割得到单颗芯片后，全沟槽9'随芯片被切割开，于基底1侧面13形成同时向上开口和向侧边开口的沟槽9。单侧沟槽9侧壁面91顶端与切割道8边缘之间间隔第三距离c，则全沟槽9'开口处的宽度为d 2c，全沟槽9'底面92至少完整暴露切割道8。
48.沟槽9在切割前通过刻蚀形成，通过在切割道8上方设置宽度大于切割道8并具有一定深度的沟槽9，使得切割的初始位置较低，且两侧保留有部分余量，从而可以增强切割后单颗芯片基底1在拐角处的强度，使得其能够承受更大的应力，进一步增强芯片的可靠性。
49.切割前，沟槽9的纵截面形状可以为矩形、或倒梯形等，只要能够暴露切割道8即可，切割道8深度没有特殊限制，可根据工艺能力和芯片设计空间而调整。
50.如图11所示，本实用新型还提供一种芯片封装结构制造方法，包括步骤：
51.s1：如图12所示，提供晶圆1'，晶圆1'具有相对的第一面11及第二面12，晶圆1'上阵列排布多颗芯片基底1，相邻芯片基底1之间分布有切割道8，切割道8的宽度为d。
52.进一步的，在本实用新型的一些实施方中，还包括形成沟槽9的步骤。
53.s11：于晶圆1'第一面11形成位于切割道8上方的全沟槽9'，全沟槽9'宽度大于切割道8宽度。
54.具体的，全沟槽9'通过刻蚀形成，全沟槽9'具有沟槽9侧壁面91与沟槽9底面92，全沟槽9'侧壁面91顶端和与其同侧的切割道8边缘之间间隔第三距离c，即在后续切割后，全沟槽9'被切割为位于基底1侧面13上的沟槽9。
55.沟槽9侧壁面91顶端和与其同侧的基底1侧面13之间间隔第三距离c，沟槽9上端面宽度为d 2c，沟槽9底面92至少暴露切割道8，沟槽9的纵截面形状可以为矩形、或倒梯形等。
56.进一步的，根据芯片的类型不同，形成全沟槽9'后，还包括在晶圆1'第一面11形成朝向其第二面12延伸的通孔，通孔底部暴露出晶圆1'第二面12设置的焊垫。
57.或者，还可包括在基底1第二面12贴附保护盖板5。
58.s2：如图13所示，于芯片基底1第一面11形成绝缘层2，于每个基底1上形成间隔独立分布的绝缘层2，每个基底1上的绝缘层2边缘沿切割道8向内缩进第一距离a。
59.具体的，绝缘层2通过气相沉积技术形成，通过与绝缘层2平面形状相对应的掩膜板在基底1上形成绝缘层2。
60.金属布线层3通过金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺形成，金属布线层3在竖直方向的投影位于绝缘层2内。
61.进一步的，在本实用新型的一些实施方式中，在形成绝缘层2后，还包括在绝缘层2上形成一层缓冲层7。
62.s3：如图14所示，于绝缘层2上依次形成金属布线层3和阻焊层4，于每个基底1上形成间隔独立分布的阻焊层4，每个基底1上的阻焊层4边缘沿切割道8向内缩进第二距离b，其中，0nm≤c≤b＜a，阻焊层4位于绝缘层2外侧的部分覆盖基底1，且包覆绝缘层2侧边。
63.具体的，形成阻焊层4的方法包括沉积、光刻、化学镀层等的一序列工艺，通过与阻焊层4平面形状相对应的掩膜板在基底1上形成阻焊层4。
64.s4：如图15所示，于阻焊层4上开设暴露金属布线层3的通孔，在通孔内形成电性连接于金属布线层3的焊接凸起6。
65.s5：如图16所示，沿切割道8切割晶圆1'，获得多个独立的芯片封装结构。
66.应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
67.上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。