适用于非易失性存储器的电压选择电路的制作方法

[0001]
本发明涉及集成电路领域，特别涉及一种适用于非易失性存储器的电压选择电路。


背景技术：

[0002]
在非易失性存储器应用中，例如eerpom、flash、mtp中，需要用到高压进行擦写编程，这种高压可以高达十几伏，并且在不同的操作状态下，电压的值也需要相应改变，这种改变有可能是高压低压之间的切换，也有可能是电压差值较小的两个信号之间的切换，因此不可避免会用到电压选择电路。在传统的电压选择电路中，例如图1所示的经典二选一电路，无论是反相器i1还是传输门i2、i3都是通过晶体管的导通与否来进行电压的切换，但是当输入电压远远大于电源电压时，对于传输门而言无法起到隔断的作用，因此电路无法实现正确的功能。
[0003]
基于上述所提出的问题，在无额外高压输入的情况下，考虑可以采用两个输入电压中的大电压来进行传输门的控制，则需要用到高电压选择电路。图2所示的是现有技术的一种高电压选择电路的原理图，在该电路中，采用第一pmos管mp1、第二pmos管mp2进行选择，但是当两个输入电压v1、v2之间的差值较小时，mp1和mp2都不导通，因此电路无法选择出正确的高电压。


技术实现要素：

[0004]
为了解决上述技术问题，本发明提供一种结构简单、响应速度快、输出精度高的适用于非易失性存储器的电压选择电路。
[0005]
本发明解决上述问题的技术方案是：一种适用于非易失性存储器的电压选择电路，包括高压比较电路和电压选择电路，所述高压比较电路包括第一支路和第二支路，第一支路包括依次连接的第一电阻分压模块、第一比较器、第一电平转换模块，第二支路包括依次连接的第二电阻分压模块、第二比较器、第二电平转换模块，第一电阻分压模块和第二电阻分压模块的输入端均接入第一输入电压、第二输入电压，所述电压选择电路包括依次连接的第三电平转换模块和传输门，第三电平转换模块的输入端与第一电平转换模块的输出端、第二电平转换模块的输出端连接，第三电平转换模块的输出端经传输门后输出选择信号；所述高压比较电路通过第一支路和第二支路得出第一输入电压、第二输入电压中的最大电压，高压比较电路输出的最大电压连接到所述电压选择电路的输入端，通过第三电平转换模块、传输门与选择控制信号共同作用，进行电压的选择。
[0006]
上述适用于非易失性存储器的电压选择电路，所述第一支路中，第一电阻分压模块包括第一至第四电阻，第一比较器的正输入端连接第一电阻的一端、第二电阻的一端，第一电阻的另一端接入第一输入电压，第二电阻的另一端接地，第一比较器的负输入端与第三电阻的一端、第四电阻的一端相连，第三电阻的另一端接入第二输入电压，第四电阻的另一端接地，第一比较器的输出端与第一电平转换模块的vsel端口相连，第一电平转换模块
的vin端口接入第一输入电压，第一电平转换模块的vout_n端口悬空，第一电平转换模块的vout端口与第三pmos管的栅极相连，第三pmos管的源极接入第二输入电压。
[0007]
上述适用于非易失性存储器的电压选择电路，所述第二支路中，第二电阻分压模块包括第五至第八电阻，第二比较器的正输入端连接第五电阻的一端、第六电阻的一端，第五电阻的另一端接入第二输入电压，第六电阻的另一端接地，第二比较器的负输入端与第七电阻的一端、第八电阻的一端相连，第七电阻的另一端接入第一输入电压，第八电阻的另一端接地，第二比较器的输出端与第二电平转换模块的vsel端口相连，第二电平转换模块的vin端口接入第二输入电压，第二电平转换模块的vout_n端口悬空，第二电平转换模块的vout端口与第四pmos管的栅极相连，第四pmos管的源极接入第一输入电压，第四pmos管的漏极与第三pmos管的漏极连接在一起并作为高压比较电路的输出端。
[0008]
上述适用于非易失性存储器的电压选择电路，所述电压选择电路中，第三电平转换模块的vsel端口接入选择控制信号，第三电平转换模块的vin端口连接高压比较电路的输出端，传输门包括第一nmos管、第二nmos管、第五pmos管、第六pmos管，所述第三电平转换模块的vout端口连接第五pmos管的栅极、第二nmos管的栅极，第三电平转换模块的vout_n端口连接第一nmos管的栅极、第六pmos管的栅极，第一nmos管的源极和第五pmos管的源极连接在一起并接入第二输入电压，第二nmos管的源极与第六pmos管的源极连接在一起并接入第一输入电压，第一nmos管的漏极、第二nmos管的漏极、第五pmos管的漏极、第六pmos管的漏极连接在一起并作为电压选择电路的输出端输出选择后的电压。
[0009]
上述适用于非易失性存储器的电压选择电路，所述第一电平转换模块、第二电平转换模块、第三电平转换模块结构相同，第一电平转换模块包括第二反相器、第三反相器、第三nmos管、第四nmos管、第七pmos管、第八pmos管，第二反相器的输入端作为第一电平转换模块的vsel端口，第二反相器的输出端连接第三反相器的输入端、第四nmos管的栅极，第四nmos管的源极接地，第三反相器的输出端与第三nmos管的栅极相连，第三nmos管的源极接地，第三nmos管的漏极、第七pmos管的漏极、第八pmos管的栅极连接在一起并作为第一电平转换模块的vout_n端口，第七pmos管的源极、第八pmos管的源极连接在一起并作为第一电平转换模块的vin端口，第八pmos管的漏极、第七pmos管的栅极、第四nmos管的漏极连接在一起并作为第一电平转换模块的vout端口。
[0010]
本发明的有益效果在于：
[0011]
1、本发明包括高压比较电路和电压选择电路，高压比较电路通过第一支路和第二支路得出第一输入电压、第二输入电压中的最大电压，高压比较电路输出的最大电压连接到所述电压选择电路的输入端，通过第三电平转换模块、传输门与选择控制信号共同作用，进行电压的选择，结构简单，并且具有电压适用范围广、响应速度快、输出精度高的优点。
[0012]
2、本发明适用的输入电压范围广，无论输入电压差值过大还是过小，都不会发生漏电等现象，其中，两个输入电压之间的大电压的范围为:mos管最小导通电压～mos管击穿电压，小电压可以低至0v，解决了在非易失性存储器中，现有的电压选择电路在两个输入电压值相差过大或过小时输出电压不准确的问题。
[0013]
3、本发明精度高，只要两个输入电压之间的差值不小于0.5mv，就可以实现电压的精准输出，并且响应速度快，在10ns内就可以得到准确的输出电压值。
附图说明
[0014]
图1为经典二选一电路的电路原理图。
[0015]
图2为现有技术的高电压选择电路的电路原理图。
[0016]
图3为本发明的高压比较电路的电路原理图。
[0017]
图4为本发明的电压选择电路的电路原理图。
[0018]
图5为本发明电平转换模块的电路原理图。
[0019]
图6为本发明输入电压不断变化时的仿真波形图。
[0020]
图7为本发明输入电压差值较小时的仿真波形图。
具体实施方式
[0021]
下面结合附图和实施例对本发明做进一步的说明。
[0022]
一种适用于非易失性存储器的电压选择电路，包括高压比较电路和电压选择电路，所述高压比较电路包括第一支路和第二支路，第一支路包括依次连接的第一电阻分压模块、第一比较器、第一电平转换模块，第二支路包括依次连接的第二电阻分压模块、第二比较器、第二电平转换模块，第一电阻分压模块和第二电阻分压模块的输入端均接入第一输入电压、第二输入电压，所述电压选择电路包括依次连接的第三电平转换模块和传输门，第三电平转换模块的输入端与第一电平转换模块的输出端、第二电平转换模块的输出端连接，第三电平转换模块的输出端经传输门后输出选择信号；所述高压比较电路通过第一支路和第二支路得出第一输入电压、第二输入电压中的最大电压，高压比较电路输出的最大电压连接到所述电压选择电路的输入端，通过第三电平转换模块、传输门与选择控制信号共同作用，进行电压的选择。
[0023]
如图3所示，高压比较电路中，第一电阻分压模块包括第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4，第一比较器i4的正输入端连接第一电阻r1的一端、第二电阻r2的一端，第一电阻r1的另一端接入第一输入电压vina，第二电阻r2的另一端接地，第一比较器i4的负输入端与第三电阻r3的一端、第四电阻r4的一端相连，第三电阻r3的另一端接入第二输入电压vinb，第四电阻r4的另一端接地，第一比较器i4的输出端与第一电平转换模块i5的vsel端口相连，第一电平转换模块i5的vin端口接入第一输入电压vina，第一电平转换模块i5的vout_n端口悬空，第一电平转换模块i5的vout端口与第三pmos管mp3的栅极相连，第三pmos管mp3的源极接入第二输入电压vinb。
[0024]
如图3所示，第二电阻分压模块包括第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8，第二比较器i6的正输入端连接第五电阻r5的一端、第六电阻r6的一端，第五电阻r5的另一端接入第二输入电压vinb，第六电阻r6的另一端接地，第二比较器i6的负输入端与第七电阻r7的一端、第八电阻r8的一端相连，第七电阻r7的另一端接入第一输入电压vina，第八电阻r8的另一端接地，第二比较器i6的输出端与第二电平转换模块i7的vsel端口相连，第二电平转换模块i7的vin端口接入第二输入电压vinb，第二电平转换模块i7的vout_n端口悬空，第二电平转换模块i7的vout端口与第四pmos管mp4的栅极相连，第四pmos管mp4的源极接入第一输入电压vina，第四pmos管mp4的漏极与第三pmos管mp3的漏极连接在一起并作为高压比较电路的输出端。
[0025]
如图4所示，所述电压选择电路中，第三电平转换模块i8的vsel端口接入选择控制
信号sela，第三电平转换模块i8的vin端口连接高压比较电路的输出端，传输门包括第一nmos管mn1、第二nmos管mn2、第五pmos管mp5、第六pmos管mp6，所述第三电平转换模块i8的vout端口连接第五pmos管mp5的栅极、第二nmos管mn2的栅极，第三电平转换模块i8的vout_n端口连接第一nmos管mn1的栅极、第六pmos管mp6的栅极，第一nmos管mn1的源极和第五pmos管mp5的源极连接在一起并接入第二输入电压vinb，第二nmos管mn2的源极与第六pmos管mp6的源极连接在一起并接入第一输入电压vina，第一nmos管mn1的漏极、第二nmos管mn2的漏极、第五pmos管mp5的漏极、第六pmos管mp6的漏极连接在一起并作为电压选择电路的输出端输出选择后的电压。
[0026]
所述第一电平转换模块、第二电平转换模块、第三电平转换模块结构相同。如图5所示，第一电平转换模块包括第二反相器i9、第三反相器i10、第三nmos管mn3、第四nmos管mn4、第七pmos管mp7、第八pmos管mp8，第二反相器i9的输入端作为第一电平转换模块的vsel端口，第二反相器i9的输出端连接第三反相器i10的输入端、第四nmos管mn4的栅极，第四nmos管mn4的源极接地，第三反相器i10的输出端与第三nmos管mn3的栅极相连，第三nmos管mn3的源极接地，第三nmos管mn3的漏极、第七pmos管mp7的漏极、第八pmos管mp8的栅极连接在一起并作为第一电平转换模块的vout_n端口，第七pmos管mp7的源极、第八pmos管mp8的源极连接在一起并作为第一电平转换模块的vin端口，第八pmos管mp8的漏极、第七pmos管mp7的栅极、第四nmos管mn4的漏极连接在一起并作为第一电平转换模块的vout端口。
[0027]
本发明的工作原理为：
[0028]
高压比较电路其功能是为了比较得出第一输入电压vina和第二输入电压vinb之间的最大电压，原理图如图3所示。在非易失性存储器中，例如eeprom或flash中，所用到的高压最大可以达到十几伏，而一般的比较器都要求正输入端和负输入端的电压值要小于电源电压，否则无法进行比较，因此当vina和vinb的电压达到了十几伏时，就需要通过由第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4组成的第一电阻分压模块，以及由第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8组成的第二电阻分压模块分别进行分压，分压之后的电压值为：
[0029][0030][0031][0032][0033]
其中，v1为图3中点1处的电压，v2为点2处的电压，v3为点3处的电压，v4为点4处的电压，并且阻值上r1＝r3＝r5＝r7，r2＝r4＝r6＝r8，通过电阻分压后，要保证v1、v2、v3、v4的电压值小于比较器的电源电压。
[0034]
vina和vinb通过电阻分压后，分别送到比较器的正输入端和负输入端。当vina>vinb时，第一比较器i4的正输入端电压v1>负输入端电压v2，因此第一比较器i4输出为高电平，并送至第一level shift电路i5的vsel端。level shift电路即电平转换电路，内部结构
如图5所示，由第二反相器i9、第三反相器i10、两个pmos管mp7和mp8、两个nmos管mn3和mn4组成，其中，vsel为输入的控制信号，vin为转换的电压信号，vout和vout_n为状态相反的输出信号。当vsel为低电平时，mn3截止，mn4导通，因此vout＝0，并使得mp7导通，从而vout_n＝vin；当vsel为高电平时，mn3导通，mn4截止，vout_n＝0并连接到mp8的栅极，因此mp8导通，vout＝vin。
[0035]
i5的vin端口连接vina，因此当vsel为高电平时，vout端输出vina，并连接到mp3的栅极，mp3源极连接vinb，由于vina>vinb，所以mp3的栅极和源极的电位差v
gs
>0，则mp3处于截止状态。与此同时，第二比较器i6输出为低电平，并送至第二level shift电路i6的vsel端，当vsel等于低电平时，vout端输出为0，并连接到mp4的栅极，mp4源极连接vina，由于vina>vinb，所以mp4的栅极和源极的电位差v
gs
<0，则mp4导通，输出的最大电压信号hv＝vina。同理，当vina<vinb时，mp3导通，mp4截止，最大电压信号hv＝vinb。
[0036]
需要注意的是，vina和vinb中的大电压需要大于pmos的最小导通电压，否则mp3、mp4的栅极和源极的电位差|v
gs
|<|阈值电压v
th
|，使得mp3、mp4都不导通；另外，vina和vinb中的大电压还需要小于mos管的击穿电压，否则会发生击穿现象，而vina和vinb中的小电压可以低至0v。
[0037]
高压比较电路的输出信号hv连接至电压选择电路的输入端，电压选择电路的结构如图4所示，主要包括第三level shift电路i8、由mn1和mp5构成的第三传输门、由mn2和mp6构成的第四传输门，其中，sela为输入的选择控制信号，hv为输入的最大电压信号，vina为第一输入电压，vinb为第二输入电压，out为电路输出电压。
[0038]
当sela为高电平时，i8的vout端输出为hv，并连接到mp5和mn2的栅极；vout_n端输出为0，并连接到mn1和mp6的栅极。mn1和mp5的源极连接vinb，由于hv>vinb，因此mn1和mp5都截止。mn2和mp6的源极连接vina，在满足mn2或mp6的栅极和源极之间电位差|v
gs
|>|阈值电压v
th
|的条件下，第四传输门导通，输出电压out＝vina。同理，当sel为低电平时，i8的vout端输出为0，vout_n端输出为hv，由于hv>vina，因此mn2和mp6都截止。mn1和mp5的源极连接vinb，同样，在满足mn1或mp5的栅极和源极之间电位差|v
gs
|>|阈值电压v
th
|的条件下，第三传输门导通，输出电压out＝vinb。
[0039]
仿真结果
[0040]
在上述电压比较电路中，当输入电压不断变化时的仿真波形如图6所示。在0μs～5μs内，vinb从0v上升至10v，在5μs～10μs内，vinb又从10v下降到0v，vina保持为3v，从最大电压hv的波形中可以看出，当vina>vinb时，hv＝vina；当vina<vinb时，hv＝vinb。输出电压out收到选择控制信号sela的控制，从波形中可看出，当sela＝3.3v时，out＝vina；当sela＝0v时，out＝vinb，电压输出正确。
[0041]
当两个输入电压差值较小时的仿真波形如图7所示。vina保持为4.0005v，vinb保持为4.0v，从图中可以看出，在两个输入电压差值很小的情况下，仍然能够比较出最大电压hv，此时，hv＝4.0005v。输出信号out的电压值同样正确，当sela＝3.3v时，out＝4.0005v，当sela＝0v时，out＝4.0v。
[0042]
从仿真波形的结果可以分析得出，本发明适用的输入电压范围广，可以实现不同电压之间的选择切换，而且电路精度高，即使两个输入电压之间的差值低至0.5mv，也可以输出正确的电压。另外，响应速度快，在10ns内就可以得到正确的电压输出。