半导体存储器装置和半导体存储器装置的操作方法与流程

半导体存储器装置和半导体存储器装置的操作方法
1.相关申请的交叉参考
2.本技术要求于2020年4月10日向韩国知识产权局提交的韩国专利申请第10-2020-0044185号的优先权，其全部公开通过引用并入本文。
技术领域
3.本发明的各种实施例涉及一种电子装置，更具体地，涉及一种半导体存储器装置以及该半导体存储器装置的操作方法。


背景技术：

4.近来，计算机环境的范式已转变为普适计算，使得计算机系统可以随时随地使用。从而，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用迅速增加。一般来说，这种便携式电子装置使用采用半导体存储器装置(换句话说，使用数据存储装置)的存储器系统。数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。
5.使用半导体存储器装置的数据存储装置的优点在于，由于没有机械驱动部件，所以稳定性和耐久性非常好，提高了信息存取速度，并且降低了功耗。作为具有这些优点的存储器系统而提出的数据存储装置的示例可包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。
6.半导体存储器装置被分为易失性存储器装置和非易失性存储器装置。
7.虽然读取和写入速度相对较低，但即使在电源中断的情况下，非易失性存储器装置也可保留存储在其中的数据。因此，当需要存储无论是否供应电力都必须保持的数据时，使用非易失性存储器装置。非易失性存储器装置的代表性示例包括只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦可编程rom(eeprom)、闪存、相变随机存取存储器(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。闪存被分为nor型存储器和nand型存储器。


技术实现要素：

8.本公开的一个实施例可提供一种半导体存储装置，包括：存储器单元阵列，包括多条字线；外围电路，通过多条字线耦合至存储器单元阵列，并且被配置为在编程操作期间向多条字线中的所选字线施加编程电压，并且向多条字线中的未选择字线施加通过电压；以及控制逻辑，被配置为控制外围电路，以在编程操作的第一编程操作期间向未选择字线中与所选字线相邻的字线施加第一通过电压以及在编程操作的第二编程操作期间向与所选字线相邻的字线施加第二通过电压。
9.本公开的一个实施例可提供一种半导体存储装置，包括：存储器单元阵列，包括多条字线；外围电路，通过多条字线耦合至存储器单元阵列，并且被配置为在编程操作期间向多条字线中的所选字线施加编程电压，并且向多条字线中的未选择字线施加通过电压；以及控制逻辑，被配置为控制外围电路，以在编程操作的第一编程操作期间在第一时间内执
行向多条字线施加编程电压和通过电压的编程电压施加操作，以及在编程操作的第二编程操作期间在第二时间内执行编程电压施加操作。
10.本公开的一个实施例可提供一种半导体存储装置，包括：存储器单元阵列，包括多条字线；外围电路，通过多条字线耦合至存储器单元阵列，并且被配置为在编程操作期间向多条字线中的所选字线施加编程电压，并且向多条字线中的未选择字线施加通过电压；以及控制逻辑，被配置为控制外围电路，以在编程操作期间在预设数量的编程循环中向未选择字线中与所选字线相邻的字线施加第一通过电压，并且在除预设数量的编程循环之外的剩余编程循环中向与所选字线相邻的字线施加第二通过电压。
11.本公开的一个实施例可提供一种半导体存储器装置的操作方法，包括：通过向所选字线施加编程电压并且向与所选字线相邻的字线施加第一通过电压来执行第一编程操作；以及通过向所选字线施加编程电压并且向与所选字线相邻的字线施加小于第一通过电压的第二通过电压来执行第二编程操作。
附图说明
12.图1是用于描述根据本公开的一个实施例的包括存储器装置的存储器系统的框图。
13.图2是示出包括在图1的存储器装置中的半导体存储器装置的示图。
14.图3是示出每个都具有三维结构的存储器块的示图。
15.图4是用于描述图3所示的任何一个存储器块的电路图。
16.图5是示出图4所示的存储器串的电路图。
17.图6是示出根据本公开的一个实施例的执行编程操作的方法的示图。
18.图7是用于描述根据本公开的一个实施例的编程操作的第一编程操作的流程图。
19.图8是用于描述第一编程操作期间的编程电压施加操作的电压波形图。
20.图9是示出用于描述第一编程操作的存储器单元的阈值电压分布的示图。
21.图10是用于描述在第一编程操作期间在存储器单元的存储器层中捕获的电荷的移动的示图。
22.图11是用于描述根据本公开的一个实施例的编程操作的第二编程操作的流程图。
23.图12是用于描述第二编程操作期间的编程电压施加操作的电压波形图。
24.图13是示出用于描述第二编程操作的存储器单元的阈值电压分布的示图。
25.图14是用于描述根据本公开的一个实施例的编程操作的流程图。
26.图15是描述根据本公开的一个实施例的编程操作的编程循环的示图。
27.图16是示出根据本公开的一个实施例的描述编程操作的存储器单元的阈值电压分布的示图。
28.图17是示出根据本公开的一个实施例的存储器系统的示图。
29.图18是示出根据本公开的一个实施例的存储器系统的示图。
30.图19是示出根据本公开的一个实施例的存储器系统的示图。
31.图20是示出根据本公开的一个实施例的存储器系统的示图。
具体实施方式
32.在本说明书或申请中介绍的本公开实施例中的具体结构或功能描述仅用于描述本公开的实施例。这些描述不应解释为限于说明书或申请中描述的实施例。
33.现在将在下文参考附图描述本公开的各种实施例。
34.本公开的各种实施例涉及一种能够提高数据可靠性的半导体存储装置以及该半导体存储装置的操作方法。
35.图1是用于描述根据本公开的一个实施例的包括存储器装置1100的存储器系统1000的框图。
36.参照图1，存储器系统1000可包括存储器装置1100、控制器1200和主机1300。存储器装置1100可包括多个半导体存储器100。多个半导体存储器100可划分为多组gr1至grn。尽管在一个实施例中，主机1300被示出并描述为包括在存储器系统1000中，但存储器系统1000可以仅包括控制器1200和存储器装置1100，而主机1300可设置在存储器系统1000之外。
37.在图1中，示出了存储器装置1100的多组gr1至grn分别通过第一至第n通道ch1-chn与控制器1200通信。下面将参考图2描述每个半导体存储器100。
38.多组gr1至grn中的每一组都可通过公共通道与控制器1200通信。控制器1200可通过多个通道ch1至chn来控制存储器装置1100的多个半导体存储器100。
39.在本公开的一个实施例中，当接收到与编程操作相对应的命令时，包括在存储器装置1100中的多个半导体存储器100可以对耦合至所选字线的存储器单元执行包括第一编程操作和第二编程操作的编程操作。这里，多个半导体存储器100可设置将要施加至与所选字线相邻的字线的通过电压，使得在第一编程操作期间施加的通过电压与在第二编程操作期间施加的通过电压不同。例如，多个半导体存储器100可在第一编程操作期间向与所选字线相邻的字线施加相对较高的通过电压，并且在第二编程操作期间向与所选字线相邻的字线施加相对较低的通过电压。此外，多个半导体存储器100可将第一编程操作期间的编程电压施加操作时间和第二编程操作期间的编程电压施加操作时间设置为不同值。例如，多个半导体存储器100可在第一编程操作期间执行相对较长时间的编程电压施加操作，并且在第二编程操作期间执行相对较短时间的编程电压施加操作。
40.在一个实施例中，半导体存储器100可以增量步进脉冲编程方案对耦合至所选字线的存储器单元执行编程操作，并且可以在预设数量的编程循环内对与所选字线相邻的字线施加相对较高的通过电压，并且在预设数量的编程循环之后的编程循环中向与所选字线相邻的字线施加相对较低的通过电压。此外，在预设数量的编程循环内，可以在相对较长时间内执行编程电压施加操作。在预设数量的编程循环之后的编程循环中，可以在相对较短时间内执行编程电压施加操作。
41.控制器1200耦合在主机1300和存储器装置1100之间。控制器1200可响应于来自主机1300的请求访问存储器装置1100。例如，控制器1200可响应于从主机1300接收到的主机命令host_cmd来控制存储器装置1100的读取操作、编程操作、擦除操作或后台操作。主机1300可在编程操作期间与主机命令host_cmd一起发送将被编程的地址add和数据data，并且可在读取操作期间与主机命令host_cmd一起发送地址add。在编程操作期间，控制器1200可向存储器装置1100发送与编程操作相对应的命令以及将被编程的数据data。在读取操作
期间，控制器1200可向存储器装置1100发送与读取操作相对应的命令，从存储器装置1100接收读取数据data，并将接收到的数据data发送到主机1300。控制器1200可在存储器装置1100和主机1300之间提供接口。控制器1200可运行用于控制存储器装置1100的固件。
42.主机1300可包括便携式电子装置，诸如计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、相机、摄像机或移动电话。主机1300可使用主机命令host_cmd来请求存储器系统1000的编程操作、读取操作、擦除操作等。为了执行存储器装置1100的编程操作，主机1300可向控制器1200发送与编程操作相对应的主机命令host_cmd、数据data和地址add。为了执行读取操作，主机1400可向控制器1200发送主机命令host_cmd和与读取命令相对应的地址add。这里，地址add可以是数据的逻辑地址。
43.控制器1200和存储器装置1100可集成到单个半导体存储装置中。在一个实施例中，控制器1200和存储器装置1100可集成到单个半导体存储装置中以形成存储卡。例如，控制器1200和存储器装置1100可集成到单个半导体存储装置中并形成诸如个人计算机存储卡国际协会(pcmcia)、紧凑闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒多媒体卡(mmc、rs-mmc或mmcmicro)、sd卡(sd、minisd、microsd或sdhc)或通用闪存(ufs)的存储卡。
44.在一个实施例中，存储器系统1000可被提供为电子装置(诸如计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络本、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、游戏机、导航装置、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置)的各种元件之一、用于形成家庭网络的各种装置之一、用于形成计算机网络的各种电子装置之一、用于形成远程通信网络的各种电子装置之一、rfid装置、用于形成计算系统的各种元件之一等。
45.在一个实施例中，存储器装置1100或存储器系统1000可嵌入到各种类型的封装中。例如，存储器装置1100或存储器系统1000可封装为诸如堆叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插封装(pdip)、华夫包装中管芯、晶圆中管芯形式、板上芯片(cob)、陶瓷双列直插封装(cerdip)、塑料公制方形扁平封装(mqfp)、薄方形扁平封装(tqfp)、小外形封装(soic)、收缩小外形封装(ssop)、薄小外形封装(tsop)、系统封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级加工堆叠封装(wsp)的类型。
46.图2是示出包括在图1的存储器装置中的半导体存储器装置的示图。
47.参照图2，半导体存储器100可包括存储器单元阵列110、地址解码器120、读/写电路130、控制逻辑140和电压生成电路150。地址解码器120、读/写电路130和电压生成电路150可被定义为被配置为对存储器单元阵列110执行编程操作的外围电路160。控制逻辑140可实施为硬件、软件或者硬件和软件的组合。例如，控制逻辑140可以是根据执行控制逻辑代码的算法和/或处理器进行操作的控制逻辑电路。
48.存储器单元阵列110可包括多个存储器块blk1-blkz。多个存储器块blk1-blkz通过字线wl耦合至地址解码器120。存储器块blk1-blkz可通过位线bl1-blm耦合至读/写电路130。存储器块blk1-blkz中的每一个都可包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。
49.存储器单元阵列110的存储器块blk1-blkz中的每一个包括多个存储器串。每个存
储串包括漏极选择晶体管、多个存储器单元以及串联耦合在位线和源极线之间的源极选择晶体管。此外，多个存储串中的每一个都可包括分别设置在源极选择晶体管和存储器单元之间以及漏极选择晶体管和存储器单元之间的通过晶体管，并且可进一步包括位于存储器单元之间的管栅晶体管。稍后将描述存储器单元阵列110。
50.地址解码器120可通过字线wl耦合至存储器单元阵列110。地址解码器120可响应于从控制逻辑140生成的地址解码器控制信号ad_signals进行操作。地址解码器120可通过半导体存储器100中提供的输入/输出缓冲器(未示出)接收地址addr。
51.地址解码器120对接收到的地址addr的行地址进行解码，并在编程操作期间根据通过对接收到的地址addr的行地址进行解码而获得的解码行地址将包括编程电压vpgm、通过电压vpass1-vpass3、从电压生成电路150生成的验证电压vver1和vver2的多个操作电压施加于存储器单元阵列110的多个存储器单元。
52.地址解码器120可对接收到的地址addr中的列地址进行解码。地址解码器120可将解码后的列地址yi发送到读/写电路130。
53.在编程操作期间收到的地址addr包括块地址、行地址和列地址。地址解码器120可基于块地址和行地址选择一个存储器块和一条字线。列地址可被地址解码器120解码并提供给读/写电路130。
54.地址解码器120可包括块解码器、行解码器、列解码器、地址缓冲器等。
55.读/写电路130可包括多个页缓冲器pb1至pbm。多个页缓冲器pb1至pbm可通过位线bl1至blm耦合至存储器单元阵列110。在编程操作期间，页缓冲器pb1至pbm中的每一个可临时存储从图1的控制器1200接收的编程数据data，并且根据临时存储的编程数据data控制位线bl1至blm中对应一条的电位电平。
56.读/写电路130可在编程操作的验证操作期间感测位线bl1至blm的电流或电压，并将感测结果存储为验证数据。
57.读/写电路130可响应于从控制逻辑140输出的页缓冲器控制信号pb_signals进行操作。
58.在一个实施例中，读/写电路130可包括页缓冲器(或页寄存器)、列选择电路等。
59.控制逻辑140可耦合至地址解码器120、读/写电路130和电压生成电路150。控制逻辑140可通过半导体存储器100的输入/输出缓冲器(未示出)来接收命令cmd。控制逻辑140可响应于命令cmd来控制半导体存储器100的整体操作。例如，控制逻辑140可接收与编程操作相对应的命令cmd，然后响应于接收到的命令cmd生成并输出用于控制地址解码器120的地址解码器控制信号ad_signals、用于控制读/写电路130的页缓冲器控制信号pb_signals、以及用于控制电压生成电路150的电压生成电路控制信号vg_signals。
60.在本公开的一个实施例中，当从图1的控制器1200接收到与编程操作相对应的命令时，控制逻辑140可控制外围电路160，以对耦合至所选字线的存储器单元执行包括第一编程操作和第二编程操作的编程操作。这里，控制逻辑140可设置将被施加于与所选字线相邻的字线的通过电压，使得在第一编程操作期间施加的通过电压不同于在第二编程操作期间施加的通过电压。例如，控制逻辑140可将在第一编程操作期间施加于与所选字线相邻的字线的电压设置为相对较高的第二通过电压vpass2，并且可将在第二编程操作期间施加于与所选字线相邻的字线的电压设置为相对较低的第三通过电压vpass3。此外，控制逻辑140
可将在第一和第二编程操作期间施加于其他未选择字线的电压设置为第一通过电压vpass1。第二通过电压vpass2可以是高于第三通过电压vpass3的电压。第三通过电压vpass3可以是等于或高于第一通过电压vpass1的电压。此外，控制逻辑140可控制外围电路160，以在第一编程操作期间在第一时间内执行编程电压施加操作，并且在第二编程操作期间在第二时间内执行编程电压施加操作。第一时间可长于第二时间。
61.在一个实施例中，控制逻辑140可控制外围电路160，以在对耦合至所选字线的存储器单元的编程操作期间使用增量步进脉冲编程(ispp)方案执行编程操作。在使用ispp方案的编程操作期间，控制逻辑140可控制外围电路160以在预设数量的编程循环内将第二通过电压施加于与所选字线相邻的字线，并且在预设数量的编程循环之后的编程循环中将第三通过电压施加于与所选字线相邻的字线。此外，控制逻辑140可控制外围电路160，以在预设数量的编程循环中在第一时间内执行编程电压施加操作，并且在预设数量的编程循环数之后的编程循环中在第二时间内执行编程电压施加操作。
62.在编程操作期间，在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下，电压生成电路150可生成编程电压vpgm、多个通过电压vpass1、vpass2和vpass3以及多个验证电压vver1和vver2，并将编程电压vpgm、多个通过电压vpass1、vpass2和vpass3以及多个验证电压vver1和vver2输出到地址解码器120。
63.图3是示出每一个都具有三维结构的存储器块的示图。
64.参照图3，每一个都具有三维结构的存储器块blk1-blkz可沿位线bl1-blm延伸的方向y布置在彼此间隔的位置处。例如，第一至第z存储器块blk1-blkz可沿第二方向y布置在彼此间隔的位置处，并且每一个都可包括在第三方向z上堆叠的多个存储器单元。下面，将参照图4和图5描述第一至第z存储器块blk1-blkz的任何一个存储器块的配置。
65.图4是用于描述图3所示存储器块中的任一个的电路图。
66.参照图4，存储器块blk1可包括多个存储器串st。每个存储器串st可耦合在位线bl1至blm与源极线sl之间。下面将通过示例描述耦合在第一位线bl1和源极线sl之间的存储器串st。
67.存储器串st可包括源极选择晶体管sst、存储器单元f1至fn(n是正整数)和漏极选择晶体管dst，它们在源极线sl和第一位线bl1之间相互串联耦合。与对应位线bl1至blm耦合的不同存储串st中包括的源极选择晶体管sst的栅极可耦合至第一源极选择线ssl0或第二源极选择线ssl1。例如，源极选择晶体管sst中沿第二方向y彼此相邻设置的源极选择晶体管可耦合至相同的源极选择线。例如，当假设源极选择晶体管sst沿第二方向y顺序布置时，从第一源极选择晶体管sst开始沿第一方向x布置且包括在不同存储器串st中的源极选择晶体管sst的栅极以及从第二源极选择晶体管sst开始沿第一方向x布置且包括在不同存储器串st中的源极选择晶体管sst的栅极可耦合至第一源极选择线ssl0。此外，从第三源极选择晶体管sst开始沿第一方向x布置且包括在不同存储器串st中的源极选择晶体管sst的栅极以及从第四源极选择晶体管sst开始沿第一方向x布置且包括在不同存储器串st中的源极选择晶体管sst的栅极可耦合至第二源极选择线ssl1。
68.存储器单元f1至fn的栅极可耦合至字线wl1至wln，并且漏极选择晶体管dst的栅极可耦合至第一至第四漏极选择线dsl0至dsl3中的任一个。
69.尽管漏极选择晶体管dst中沿第一方向x布置的晶体管的栅极共同耦合至相同的
漏极选择线(例如，dsl0)，但是沿第二方向y布置的晶体管可耦合至不同的漏极选择线dsl1至dsl3。例如，如果假设漏极选择晶体管dst沿第二方向y顺序布置，则从第一漏极选择晶体管dst开始沿第一方向x布置且包括在不同存储器串st中的漏极选择晶体管dst的栅极可耦合至第一漏极选择线dsl0。从耦合至第一漏极选择线dsl0的漏极选择晶体管dst开始沿第二方向y布置的漏极选择晶体管dst可顺序耦合至第二至第四漏极选择线dsl1至dsl3。因此，在所选存储器块中，可以选择耦合至所选漏极选择线的存储器串st，并且可以取消选择耦合至其它未选择漏极选择线的存储器串st。
70.耦合至相同字线的存储器单元可形成页pg。这里，术语“页”是指物理页。例如，耦合至第一至第m位线bl1至blm的存储器串st中沿第一方向x耦合至相同字线的存储器单元组可以被称为“页pg”。例如，耦合至第一字线wl1的第一存储器单元f1中沿第一方向x布置的存储器单元可形成一页pg。共同耦合至第一字线wl1的第一存储器单元f1中沿第二方向y布置的单元可被分为不同页。在图4中，四个存储器串耦合至一条位线(例如，bl1)，使得四页可耦合至一条字线。在第一漏极选择线dsl0是所选漏极选择线且第一字线wl1是所选字线的情况下，耦合至第一字线wl1的四页pg中的耦合至第一漏选线dsl0的第一页可成为所选页。共同耦合至第一字线wl1且耦合至未被选择的第二至第四漏极选择线dsl1至dsl3的第二至第四页可成为未选择页。
71.图5是示出图4所示存储器串的电路图。
72.参考图5，多个存储器串st0至st3可耦合在位线bl1和源极线sl之间。为了解释，在本公开的一个实施例中，示出并描述第一至第四存储串st0至st3，但本公开不限于此。
73.存储器单元串st0至st3中的每一个都可包括源极选择晶体管sst、存储器单元f1至fn(n是正整数)和漏极选择晶体管dst，它们在源极线sl和第一位线bl1之间相互串联耦合。第一存储器串st0的漏极选择晶体管dst的栅极可与第一漏极选择线dsl0耦合。第二存储器串st1的漏极选择晶体管dst的栅极可与第二漏极选择线dsl1耦合。第三存储器串st2的漏极选择晶体管dst的栅极可与第三漏极选择线dsl2耦合。第四存储器串st3的漏极选择晶体管dst的栅极可与第四漏极选择线dsl3耦合。第一和第二存储器串st0和st1的源极选择晶体管sst的栅极可与第一源极选择线ssl0耦合。第三和第四存储串st2和st3的源极选择晶体管sst的栅极可与第二源极选择线ssl1耦合。
74.虽然在附图中示出了在每个存储器串中包括一个源极选择晶体管sst和一个漏极选择晶体管dst的情况，但根据半导体存储器装置的配置，可以在每个存储器串中包括多个源极选择晶体管sst和多个漏极选择晶体管dst。此外，根据半导体存储器装置的配置，可以在源极选择晶体管sst、存储器单元f1至fn和漏极选择晶体管dst之间设置伪单元。除正常的存储器单元f1至fn之外，伪单元可能不存储用户数据，但是可用于改善每个存储串的电特性。然而，在一个实施例中，伪单元可能不是重要部件；因此将省略其详细描述。
75.图6是示出根据本公开的一个实施例的执行编程操作的方法的示图。
76.为了简化附图和便于解释，假设存储器块blk1包括四条字线wl1至wl4，并且字线wl1至wl4中的每一条都与四页pg1至pg4、pg5至pg8、pg9至pg12、pg13至pg16耦合。
77.参照图6，存储器块blk1上的编程操作可从第一字线wl1的页pg1至pg4开始，并以第四字线wl4的页pg13至pg16结束。
78.例如，存储器块blk1上的编程操作可以第一字线wl1的第一至第四页pg1至pg4上
的第一编程操作、第二字线wl2的第五至第八页pg5至pg8上的第一编程操作、第一字线wl1的第一至第四页pg1至pg4上的第二编程操作、第三字线wl3的第九至第十二页pg9至pg12上的第一编程操作、第二字线wl2的第五至第八页pg5至pg8上的第二编程操作、第四字线wl4的第十三至第十六页pg13至pg16上的第一编程操作、第三字线wl3的第九至第十二页pg9至pg12上的第二编程操作以及第四字线wl4的第十三至第十六页pg13至pg16上的第二编程操作的序列来执行。从而，可以在第一至第四字线wl1至wl4的第一至第十六页pg1至pg16的每一页上编程数据。
79.可以顺序地执行与每条字线相对应的多页上的第一编程操作或第二编程操作。例如，可以顺序地执行第一字线wl1的第一至第四页pg1至pg4的对应第一编程操作。可以顺序地执行第一字线wl1的第一至第四页pg1至pg4的对应第二操作。
80.这里，将在第一至第四字线wl1至wl4的每一条上执行的第一编程操作可以被称为模糊编程操作，并且将在第一至第四字线wl1至wl4的每一条上执行的第二编程操作可以被称为精细编程操作。这里，将在任何字线上的第一编程操作期间存储的数据与在其上的第二编程操作期间存储的数据相同，但本公开不限于此。相同数据在每条字线wl1至wl4的页上被编程两次的原因如下。
81.随着半导体存储器100的容量增加，将被存储在一个存储器单元中的数据的大小也逐渐增大。最近，可以在一个存储器单元中存储四位数据的四级单元(qlc)方案的使用增加。此外，由于存储器单元阵列110的高度集成，信号线(字线和位线)之间的距离已减小。从而，当在字线上执行编程操作时，可能在与正在执行编程操作的字线相邻的其它字线上发生干扰；例如，干扰可发生在已完成编程操作的先前字线上，由此预先存储在先前字线中的数据可被损坏。这里，词语“预先存储的数据被损坏”可表示耦合至先前字线的存储器单元的阈值电压分布发生变形。
82.为了克服上述问题，在使用qlc方案的编程操作中，可以执行在与多条字线中的第一字线耦合的第一存储器单元中存储第一数据的第一编程操作(即，模糊编程操作，foggy program operation)，并且可以执行在与第一字线相邻的后续字线(例如，第二字线)耦合的第二存储器单元中存储第二数据的第一编程操作(即，模糊编程操作)，然后可以执行再次在第一字线的第一存储器单元中存储第一数据的第二编程操作(即，精细编程操作，fine program operation)。
83.例如，如图9所示，已在其上执行了第一编程操作的存储器单元的阈值电压分布可能不能彼此清楚地分开。换句话说，可能发生对应的阈值电压分布彼此重叠的部分。另一方面，如图13所示，已在其上执行了第二编程操作的存储器单元的阈值电压分布可以彼此清楚地分开。在这种情况下，阈值电压分布可彼此完全分离而不相互重叠。
84.换句话说，由于在随后字线上执行编程操作，耦合至先前字线的存储器单元的阈值电压分布由于干扰而变形。鉴于此，可执行先前字线上的第一编程操作，使得存储器单元的阈值电压分布具有与期望阈值电压分布类似的形状。此后，如果完成了随后字线上的第一编程操作，则可以执行先前字线上的第二编程操作，使得耦合至先前字线的存储器单元的阈值电压分布具有期望的阈值电压分布。例如，可以使用低于目标阈值电压的预阈值电压来执行第一编程操作的验证操作，使得可将存储器单元编程到具有高于预阈值电压的电压的状态。可以使用目标阈值电压来执行第二编程操作的验证操作，使得可将存储器单元
编程到具有高于目标阈值电压的电压的状态。
85.图7是用于描述根据本公开的一个实施例的编程操作的第一编程操作的流程图。
86.图8是用于描述第一操作操作期间的编程电压施加操作的电压波形图。
87.图9是示出用于描述第一编程操作的存储器单元的阈值电压分布的示图。
88.将参照图2至图9描述根据本公开的一个示例的编程操作的第一编程操作。
89.在一个实施例中，为了解释，将描述耦合至第二字线wl2的第五至第八页pg5至pg8的任一页上的第一编程操作。
90.在步骤s710中，读/写电路130可从图1的控制器1200接收编程数据data并临时存储编程数据data，并且基于临时存储的编程数据data来控制位线bl1至blm的电位电平。
91.在步骤s720中，控制逻辑140可设置将在第一编程操作期间施加于未选择字线wl4至wln的第一通过电压vpass1以及将施加于与所选字线wl2相邻的字线wl1和wl3的第二通过电压vpass2。第二通过电压vpass2可高于第一通过电压vpass1。
92.在步骤s730中，控制逻辑140可将第一编程操作期间的编程电压施加时间设置为第一时间time_a。第一时间time_a可以是长于第二编程操作期间的编程电压施加时间time_b的时间，本文将稍后进行描述。
93.在步骤s740中，外围电路160可在第一时间time_a中执行编程电压施加操作。例如，电压生成电路150可在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下生成并输出编程电压vpgm、第一通过电压vpass1和第二通过电压vpass2。
94.地址解码器120可将从电压生成电路150生成的编程电压vpgm施加于字线wl2，将第一通过电压vpass1施加于未被选择的字线wl4至wln，并将第二通过电压vpass2施加于与所选字线wl2相邻的字线wl1和wl3。在编程电压vpgm施加于所选字线wl2之前，第一通过电压vpass1可施加于所选字线wl2。
95.在步骤s750中，外围电路160可使用第一验证电压vver1(vver1_1至vver1_15)执行验证操作。第一验证电压vver1(vver1_1至vver1_15)可以是低于编程操作的目标阈值电压的预阈值电压。
96.可针对四级单元qlc的擦除状态e和多个编程状态p1至p15中的多个编程状态p1至p15顺序执行验证操作。
97.例如，在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下，电压生成电路150可生成第一验证电压vver1_1和第一通过电压vpass1。地址解码器120可将从电压生成电路150生成的第一验证电压vver1_1施加于所选字线wl2，并将第一通过电压vpass1施加于未被选择的字线wl1和wl3至wln。读/写电路130可通过感测位线bl1至blm的电流或电压来对第一编程状态p1执行验证操作。
98.在第一编程状态p1的验证操作之后，可将第一验证电压vver1_2施加于所选字线wl2，然后可通过感测位线bl1至blm的电流或电压来执行第二编程状态p2的验证操作。类似地，可顺序执行对其它第三至第十五编程状态p3至p15的验证操作。
99.在步骤s760中，可确定验证操作的结果。例如，可确定包括在所选页中的存储器单元中的预设数量的或更多的存储器单元是否已被编程为与编程数据data相对应的编程状态p1至p15。
100.如果在步骤s760中验证操作的结果指示失败(fail)，则在步骤s770中，控制逻辑
140可将编程电压vpgm设置为增加步进电压的值，并控制外围电路160以从步骤s740开始重新执行处理。
101.如果在步骤s760中验证操作的结果指示通过(pass)，则可以终止所选页上的第一编程操作。
102.图10是用于描述在第一编程操作期间在存储器单元的存储器层中捕获的电荷的移动的示图。
103.参考图10，当在第一编程操作的编程电压施加操作期间将编程电压vpgm施加于所选字线wl2时，电荷可从垂直通道层sp吸入到存储器单元的存储器层ml中并被捕获在存储器层ml中。从而，所选存储器单元的阈值电压可增加。此外，高于第二编程操作的通过电压vpass2可施加于与所选字线wl相邻的字线wl1和wl3，使得捕获在所选存储器单元的存储器层ml中的电荷中的一些电荷可移动到朝向与所选存储器单元相邻的存储器单元延伸的存储器层区域s，然后捕获在存储器层区域s中。换句话说，捕获在所选存储器单元的存储器层ml中的电荷可沿朝向源极线sl的方向和与源极线sl相反的方向移动和扩散。此外，由于第一编程操作的编程电压施加操作的执行时间长于第二编程操作的编程电压施加操作的时间，因此电荷可更容易移动到扩展存储器层区域s。
104.如上所述，在第一编程操作期间，相对较高的通过电压被施加于与所选字线相邻的字线，使得捕获在所选存储器单元的存储器层ml中的电荷中的一些电荷可扩散到朝向与所选存储器单元相邻的存储器单元延伸的存储器层区域s中。从而，即使在完成第一和第二编程操作之后经过了预定时间，捕获在所选存储器单元中的电荷可能不移动到存储器层区域s，因为电荷已捕获在所选存储器单元和与所选存储器单元相邻的存储器单元之间设置的存储器层区域s中。因此，可改善存储器单元的保持特性。如本文针对参数(诸如预定时间)所使用的词语“预定”表示在该参数被用于处理或算法之前确定的参数的值。对于一些实施例，在处理或算法开始之前确定参数的值。在其它实施例中，在处理或算法期间但在将参数用于处理或算法之前确定参数的值。
105.图11是用于描述根据本公开的一个实施例的编程操作的第二编程操作的流程图。
106.图12是用于描述第二编程操作期间的编程电压施加操作的电压波形图。
107.图13是示出用于描述第二编程操作的存储器单元的阈值电压分布的示图。
108.将参照图2至图6以及图11至图13描述根据本公开的一个实施例的编程操作的第二编程操作。
109.在一个实施例中，为了解释，将描述耦合至第二字线wl2的第五至第八页pg5至pg8的任一页上的第二编程操作。
110.在步骤s810中，读/写电路130可从图1的控制器1200接收编程数据data并临时存储编程数据data，并且基于临时存储的编程数据data来控制位线bl1至blm的电位电平。编程数据data可以是与在第一编程操作期间接收到的编程数据相同的数据。
111.在步骤s820中，控制逻辑140可设置将在第二编程操作期间施加于未被选择的字线wl4至wln的第一通过电压vpass1以及将被施加于与所选字线wl2相邻的字线wl1和wl3的第三通过电压vpass3。第三通过电压vpass3可以是低于第一编程操作的第二通过电压vpass2的电压。第三通过电压vpass2可等于或高于第一通过电压vpass1。
112.在步骤s830中，控制逻辑140可将第二编程操作期间的编程电压施加时间设置为第二时间time_b。第二时间time_b可以是短于第一编程操作期间的编程电压施加时间time_a的时间。
113.在步骤s840中，外围电路160可在第二时间time_b内执行编程电压施加操作。例如，电压生成电路150可在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下生成并输出编程电压vpgm、第一通过电压vpass1和第三通过电压vpass3。
114.地址解码器120可将从电压生成电路150生成的编程电压vpgm施加于字线wl2，将第一通过电压vpass1施加于未被选择的字线wl4至wln，并将第三通过电压vpass3施加于与所选字线wl2相邻的字线wl1和wl3。在编程电压vpgm施加于所选字线wl2之前，第一通过电压vpass1可被施加于所选字线wl2。
115.在步骤s850中，外围电路160可使用第二验证电压vver2(vver2_1至vver2_15)执行验证操作。第二验证电压vver2(vver2_1至vver2_15)可以是编程操作的目标阈值电压。第二验证电压vver2(vver2_1至vver2_15)的电压可以是高于第一编程操作的第一验证电压vver1(vver1_1至vver1_15)的电压。
116.可以针对四级单元qlc的擦除状态e和多个编程状态p1至p15中的多个编程状态p1至p15顺序地执行验证操作。
117.例如，在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下，电压生成电路150可生成第二验证电压vver2_1和第一通过电压vpass1。地址解码器120可将从电压生成电路150生成的第二验证电压vver2_1施加于所选字线wl2，并将第一通过电压vpass1施加于未被选择的字线wl1和wl3至wln。读/写电路130可通过感测位线bl1至blm的电流或电压来对第一编程状态p1执行验证操作。
118.在对第一编程状态p1的验证操作之后，第二验证电压vver2_2可被施加于所选字线wl2，然后可通过感测位线bl1至blm的电流或电压来执行第二编程状态p2的验证操作。类似地，可顺序地执行对第三至第十五编程状态p3至p15的验证操作。
119.在步骤s860中，可确定验证操作的结果。例如，可确定所选页包括的存储器单元中的预设数量或更多的存储器单元是否已被编程为与编程数据data相对应的编程状态p1至p15。
120.如果在步骤s860中验证操作的结果指示失败(fail)，则在步骤s870中，控制逻辑140可将编程电压vpgm设置为增加步进电压的值，并控制外围电路160以从步骤s840开始重新执行处理。
121.如果在步骤s860中验证操作的结果指示通过(pass)，则可以终止所选页上的第二编程操作。
122.如上所述，在本公开的一个实施例中，可以在编程操作期间对所选页执行第一编程操作和第二编程操作。在第一编程操作期间施加于与所选字线相邻的字线的通过电压可被设置为高于在第二编程操作期间施加于与所选字线相邻的字线的通过电压的值。因此，在第一编程操作期间，电荷可扩散到存储器单元之间的存储器层区域中并被捕获。因此，即使在完成第一和第二编程操作之后经过了预定时间，捕获在存储器单元中的电荷也可能不移动到存储器单元之间设置的存储器层区域s中，因为电荷已捕获在存储器单元之间的存储器层区域s中。结果，可改善存储器单元的保持特性。
123.在本公开的上述实施例中，示出了以下示例：在第一编程操作期间施加于与所选字线相邻的字线的通过电压被设置为高于在第二编程操作期间施加于与所选字线相邻的字线的通过电压的值，并且第一编程操作的编程电压施加时间被设置为大于第二编程操作的编程电压施加时间的值。然而，在一个实施例中，在第二编程操作期间将施加于与所选字线相邻的字线的通过电压可被设置为高于在第一编程操作期间施加于与所选字线相邻的字线的通过电压的值。另外，第二编程操作的编程电压施加时间可被设置为大于第一编程操作的编程电压施加时间的值。
124.在本公开的上述实施例中，示出了以下示例：在第一编程操作期间将施加于与所选字线相邻的字线的通过电压被设置为高于在第二编程操作期间将施加于与所选字线相邻的字线的通过电压的值，并且第一编程操作的编程电压施加时间被设置为大于第二编程操作的编程电压施加时间的值。然而，在一个实施例中，仅在第一编程操作中包括的多个编程循环中的预设数量的编程循环中(例如，m个编程循环(m是正整数)，包括初始编程循环到第m编程循环)，施加于与所选字线相邻的字线的通过电压可被设置为高于在第二编程操作期间将要施加于与所选字线相邻的字线的通过电压的值。此外，仅在包括初始编程循环到第m编程循环的m个编程循环(m是正整数)中，编程电压施加时间可被设置为大于第二编程操作的编程电压施加时间的值。每个编程循环可包括编程电压施加操作和验证操作。本文关于参数使用的词语“预设”(诸如循环的预设数量或预设数量)表示在被用于处理或算法之前确定的参数的值。对于一些实施例，在处理或算法开始之前确定参数的值。在其它实施例中，在处理或算法期间但在将参数用于处理或算法之前确定参数的值。
125.图14是用于根据本公开的一个实施例的编程操作的流程图。
126.图15是用于描述根据本公开的一个实施例的编程操作的编程循环的示图。
127.图16是示出根据本公开的一个实施例的描述编程操作的存储器单元的阈值电压分布的示图。
128.在本公开的一个实施例中，为了解释，将描述耦合至第二字线wl2的第五至第八页pg5至pg8中的任一页上的三级单元(tlc)编程操作。
129.在步骤s910中，读/写电路130可从图1的控制器1200接收编程数据data并临时存储编程数据data，并且基于临时存储的编程数据data来控制位线bl1至blm的电位电平。
130.在步骤s920中，控制逻辑140可在编程操作中包括的多个编程循环中的第一至第m编程循环中设置通过电压和编程电压施加时间。例如，控制逻辑140可设置将在第一至第m编程循环期间施加于未被选择的字线wl4至wln的第一通过电压vpass1以及将施加于与所选字线wl2相邻的字线wl1和wl3的第二通过电压vpass2。第二通过电压vpass2可高于第一通过电压vpass1。此外，控制逻辑140可将第一至第m编程循环中的编程电压施加时间设置为第一时间time_a。
131.在步骤s930中，控制逻辑140可在编程操作中包括的多个编程循环中的第m 1至最后一个编程循环loopm 1至loopk中设置通过电压和编程电压施加时间。例如，控制逻辑140可设置在第m 1至最后一个编程循环loopm 1至loopk期间将施加于未被选择的字线wl4至wln的第一通过电压vpass1以及施加于与所选字线wl2相邻的字线wl1和wl3的第三通过电压vpass3。第三通过电压vpass3可以是低于第二通过电压vpass2的电压。第三通过电压vpass2可等于或高于第一通过电压vpass1。此外，控制逻辑140可将第m 1至最后一个编程
循环loopm 1至loopk中的编程电压施加时间设置为第二时间time_b。第二时间time_b可短于第一时间time_a。
132.在步骤s940中，可执行编程电压施加操作。例如，外围电路160可在第一时间time_a内执行编程电压施加操作，例如，电压生成电路150可在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下生成并输出编程电压vpgm、第一通过电压vpass1和第二通过电压vpass2。
133.地址解码器120可将从电压生成电路150生成的编程电压vpgm施加于字线wl2，将第一通过电压vpass1施加于未被选择的字线wl4至wln，并将第二通过电压vpass2施加于与所选字线wl2相邻的字线wl1和wl3。在编程电压vpgm施加于所选字线wl2之前，第一通过电压vpass1可被施加于所选字线wl2。
134.在步骤s950中，可执行验证操作，并且可确定验证操作的结果。例如，外围电路160可使用第二验证电压vver2执行验证操作。第二验证电压可以是目标阈值电压。
135.在初始编程循环中，可以仅针对多个编程状态中具有低阈值电压分布的编程状态来执行编程验证操作，以减少编程操作时间。例如，在第一编程循环loop1和第二编程循环loop2中，可以执行使用第二验证电压vver2_1的验证操作以验证第一编程状态p1。在第三编程循环loop3中，可执行使用第二验证电压vver2_1和vver2_2的验证操作，以验证第一和第二编程状态p1和p2。在第m编程循环loopm中，可执行使用第二验证电压vver2_1、vver2_2和vver2_3的验证操作，以验证第一至第三编程状态p1-p3。
136.基于验证操作的结果，可确定所选页中包括的存储器单元中的预设数量或更多的存储器单元是否已被编程到与编程数据data相对应的编程状态p1至p7。
137.在步骤s950中，如果验证操作的结果指示通过(pass)，则可以终止所选页上的编程操作。如果验证操作的结果指示失败(fail)，则在步骤s960中，控制逻辑140可将编程电压vpgm增加步进电压。
138.在步骤s970中，控制逻辑140可确定已执行编程循环的次数是否超过预设计数(m；m是正整数)。如果已执行编程循环的次数等于或小于预设计数m(如“no”所示)，则可从步骤s940开始重新执行处理。
139.在步骤s970中，如果已执行编程循环的次数大于预设计数m(如“yes”所示)，则可在步骤s980中执行编程电压施加操作。例如，外围电路160可在第二时间time_b内执行编程电压施加操作。例如，电压生成电路150可在从控制逻辑140输出的电压生成电路控制信号vg_signals的控制下生成并输出编程电压vpgm、第一通过电压vpass1和第三通过电压vpass3。
140.地址解码器120可将从电压生成电路150生成的编程电压vpgm施加于字线wl2，将第一通过电压vpass1施加于未被选择的字线wl4至wln，并将第三通过电压vpass3施加于与所选字线wl2相邻的字线wl1和wl3。在编程电压vpgm可施加于所选字线wl2之前，第一通过电压vpass1可施加于所选字线wl2。
141.在步骤s990中，可执行验证操作，并且可确定验证操作的结果。例如，外围电路160可使用第二验证电压vver2执行验证操作。第二验证电压可以是目标阈值电压。
142.如果验证操作的结果指示失败(fail)，则可从步骤s960开始重新执行处理。如果验证操作的结果表明通过(pass)，则可以终止所选页上的编程操作。
143.如上所述，在本公开的一个实施例中，可在编程操作期间对所选页执行第一编程操作和第二编程操作。在第一编程操作期间将施加于与所选字线相邻的字线的通过电压可被设置为高于在第二编程操作期间将施加于与所选字线相邻的字线的通过电压的值。因此，在第一编程操作期间，电荷可扩散到存储器单元之间的存储器层区域中并被捕获。因此，即使在完成第一和第二编程操作之后经过了预定时间，在存储器单元中捕获的电荷也可不会移动到存储器单元之间设置的存储器层区域s中，因为电荷已捕获在存储器单元之间的存储器层区域s中。因此，可改善存储器单元的保持特性。
144.在本公开的一个实施例中，在编程操作中包括的多个编程循环的预设编程循环中，将被施加于与所选字线相邻的字线的通过电压可被设置为在其他编程循环中将施加于与所选字线相邻的字线的通过电压的值。所选编程循环的编程电压施加时间可被设置为大于每个其他编程循环的编程电压施加时间的值。
145.因此，在预设编程循环中在所选存储器单元的存储器层中捕获的一些电荷可扩散到朝向与所选存储器单元相邻的存储器单元延伸的存储器层区域中。因此，即使在完成编程操作之后经过预定时间之后，在所选存储器单元中捕获的电荷也不会移动到朝向与所选存储器单元相邻的存储器单元延伸的存储器层区域中，因为电荷已被捕获在所选存储器单元和与所选存储器单元相邻的存储器单元之间设置的存储器层区域中。因此，可改善存储器单元的保持特性。
146.图17是示出根据本公开的一个实施例的存储器系统30000的示图。
147.参照图17，存储器系统30000可嵌入在蜂窝电话、智能手机、平板pc、个人数字助理(pda)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的控制器1200。控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作或读取操作。
148.在控制器1200的控制下，可通过显示器3200输出被编程到存储器装置1100的数据。
149.无线电收发器3300可通过天线ant发送和接收无线电信号。例如，无线电收发器3300可将通过天线ant接收到的无线电信号改变为能够在处理器3100中处理的信号。因此，处理器3100可处理从无线收发器3300输出的信号，并将处理后的信号发送到控制器1200或显示器3200。控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并通过天线ant将改变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或者将由处理器3100处理的数据。输入装置3400可具体化为诸如触摸面板和计算机鼠标的指定装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得通过显示器3200输出从控制器1200输出的数据、从无线收发器3300输出的数据或者从输入装置3400输出的数据。
150.在一个实施例中，能够控制存储器装置1100的操作的控制器1200可具体化为处理器3100的一部分或者独立于处理器3100提供的芯片。控制器1200可通过图1所示控制器1200的示例来实现。
151.图18是示出根据本公开的一个实施例的存储系统40000的示图。
152.参照图18，存储器系统40000可具体化为个人计算机(pc)、平板pc、上网本、电子阅
读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器。
153.存储器系统40000可包括存储器装置1100以及被配置为控制存储器装置1100的数据处理操作的控制器1200。
154.处理器4100可根据从输入装置4200输入的数据，通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可具体化实施为诸如触摸面板或计算机鼠标的指向装置、小键盘或键盘。
155.处理器4100可控制存储系统40000的整体操作，并控制控制器1200的操作。在一个实施例中，能够控制存储器装置1100的操作的控制器1200可实施为处理器4100的一部分或独立于处理器4100提供的芯片。控制器1200可通过图1所示控制器1200的示例来实现。
156.图19是示出根据本公开的一个实施例的存储器系统50000的示图。
157.参照图19，存储器系统50000可实施为图像处理装置，例如数码相机、配备数码相机的便携电话、配备数码相机的智能手机或配备数码相机的平板电脑。
158.存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的控制器1200。
159.存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被发送给处理器5100或控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出或者控制器1200存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或控制器1200的控制下通过显示器5300输出。
160.在一个实施例中，能够控制存储器装置1100的操作的控制器1200可实施为处理器5100的一部分或独立于处理器5100提供的芯片。控制器1200可通过图1所示控制器1200的示例来实现。
161.图20是示出根据本公开的一个实施例的存储器系统70000的示图。
162.参照图20，存储器系统70000可实施为存储卡或智能卡。存储器系统70000可包括存储器装置1100、控制器1200和卡接口7100。
163.控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在一个实施例中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但不限于此。控制器1200可通过图1所示控制器1200的示例来实现。
164.卡接口7100可以据主机60000的协议在主机60000和控制器1200之间进行数据交换。在一个实施例中，卡接口7100可支持通用串行总线(usb)协议和芯片间(ic)-usb协议。这里，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或信号传输方案。
165.当存储器系统70000连接至主机60000(诸如pc、平板pc、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和控制器1200执行与存储器装置1100的数据通信。
166.虽然已经公开了本发明的实施例，但本领域技术人员将认识到，在不脱离本公开的范围和精神的情况下，可进行各种修改、添加和替换。
167.在本公开的各种实施例中，在编程操作期间，可控制施加于与所选字线相邻的字线的通过电压，由此可改进存储器单元的保持特性。因此，可增强存储在存储器单元中的数据的可靠性。
168.本文已经公开了实施例的示例，尽管使用了特定术语，但它们的使用和解释仅限于一般性和描述性的意义，而不是为了限制的目的。在一些情况下，如本领域普通技术人员在提交本技术时显而易见的，除非另有指定，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其他实施例描述的特征、特性和/或元件组合。因此，本领域技术人员将理解，可以在不背离如以下权利要求所述的本公开的精神和范围的情况下对形式和细节进行各种改变。