MRAM阵列的测试电路的制作方法

mram阵列的测试电路
技术领域
[0001]
本发明涉及磁性存储器技术领域，尤其涉及一种mram阵列的测试电路。


背景技术：

[0002]
近年来，采用mtj(magnetic tunnel junction，磁性隧道结)的磁电阻效应的mram(magnetic random access memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点。
[0003]
在现有的工艺流程中，mram通过一定的工艺手段制备出来后，需要通过测试电路对制造出来的mram阵列进行相关参数测试，如存储单元的翻转电压、存储单元的等效电阻等，以评判该制造工艺是否满足要求。
[0004]
而mtj作为mram存储单元的核心器件，mtj的相关参数，如mtj的翻转电压和电阻，也是一个很重要的参数。但是，目前的测试电路一般都无法测量mtj的翻转电压和电阻，即使能测试，也只是针对mram阵列中的一个存储单元的mtj参数进行测试，样本数量过少，无法进行相关的统计分析，从而导致无法对阵列的参数均一性进行分析。


技术实现要素：

[0005]
为解决上述问题，本发明提供一种mram阵列的测试电路，能够对mram阵列中的其中一列上的多个存储单元进行测试，得到多个存储单元的测试参数，也就获得了阵列的统计分布情况，便于进行统计分析，从而对阵列的参数均一性进行分析，对制造工艺的优劣进行评判。
[0006]
第一方面，本发明提供一种mram阵列的测试阵列，包括：n行m列的多个存储单元，其中m、n为大于等于2的整数，所述测试阵列的每个存储单元包括mos管和mtj，每个存储单元的mtj底电极连接至mos管漏极，
[0007]
所述测试阵列的每一行均设置有字线，所述测试阵列的每一列均设置有位线和源线，所述测试阵列的每一列的全部存储单元的mtj顶电极连接至每一列各自的位线，所述测试阵列的每一列的全部存储单元的mos管源极连接至每一列各自的源线；
[0008]
所述测试阵列的其中一列为测试列，所述测试阵列的全部行以每两行为一组合行，所述测试列上的位于每个组合行的第一行上的存储单元为测试单元，所述测试单元的mtj底电极连接至所在组合行的第二行的字线，每个组合行的第一行的全部存储单元的mos管栅极连接至第一行的字线，每个组合行的第二行的全部存储单元的mos管栅极和第二行的字线处于断开状态，且第二行的全部存储单元的mos管栅极接地；
[0009]
所述测试阵列的所述测试列的位线用于输入位线电压信号，所述测试列的源线用于输入源线电压信号，除所述测试列以外的其余各列的位线和源线全部接地；
[0010]
所述测试阵列的每一组合行的两行中，第一行的字线用于输入字线电压信号，第二行的字线用于作为测试信号线以输出测试信号。
[0011]
可选地，所述测试阵列的全部行以每相邻两行为一组合行。
[0012]
可选地，如果n为偶数，所述测试阵列分为n/2个组合行，如果n为奇数，所述测试阵列分为(n-1)/2个组合行以及一单独行，所述单独行的全部存储单元的mos管栅极连接至该行的字线。
[0013]
第二方面，本发明提供一种mram阵列的测试电路，包括：字线译码器、行选择器以及上述的测试阵列，其中，
[0014]
所述字线译码器输入一个地址信号，所述行选择器与测试信号端连接，所述测试信号端用于输出测试信号，所述测试阵列的所述测试列的位线连接于位线信号端，所述位线信号端用于输入位线电压信号，所述测试阵列的所述测试列的源线连接于源线信号端，所述源线信号端用于输入源线电压信号，所述测试阵列的每一组合行的第一行的字线连接于所述字线译码器的输出侧，所述测试阵列的每一组合行的第一行的字线、第二行的字线与所述行选择器连接；
[0015]
所述字线译码器，用于根据输入的地址信号，选中所述测试阵列的其中一组合行的第一行的字线，该字线在选中后被拉高；
[0016]
所述行选择器，用于根据所述字线译码器的选择结果，将选中的组合行的第二行的字线选择连接至所述测试信号端。
[0017]
可选地，当n为偶数时，所述行选择器至少为n/2选1的行选择器；当n为奇数时，所述行选择器至少为(n-1)/2选1的行选择器。
[0018]
可选地，当n为偶数时，所述字线译码器至少为位的译码器，其中表示向上取整；当n为奇数时，所述字线译码器至少为表示向上取整；当n为奇数时，所述字线译码器至少为位的译码器，其中表示向上取整。
[0019]
本发明的存储阵列的测试电路，能够对测试阵列中的其中一列的多个存储单元进行参数测试，不仅能够测量存储单元的翻转电压、等效电阻，还能够测量mtj的翻转电压和电阻，进而可以获得阵列的统计分布情况，便于进行统计分析，从而对阵列的参数均一性进行分析，对制造工艺的优劣进行评判。
附图说明
[0020]
图1为本发明一实施例的mram阵列的测试阵列的结构示意图；
[0021]
图2为本发明一实施例的mram阵列的测试电路的结构示意图。
具体实施方式
[0022]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0023]
本发明一实施例提供一种mram阵列的测试阵列，如图1所示，所述测试阵列包括：n行m列的多个存储单元，其中m、n为大于等于2的整数，所述测试阵列的每个存储单元包括mos管和mtj，每个存储单元的mtj底电极连接至mos管漏极，
[0024]
所述测试阵列的每一行均设置有字线，所述测试阵列的每一列均设置有位线和源线，所述测试阵列的每一列的全部存储单元的mtj顶电极连接至每一列各自的位线，所述测试阵列的每一列的全部存储单元的mos管源极连接至每一列各自的源线；
[0025]
所述测试阵列的第j列(1≤j≤m)为测试列，所述测试阵列的全部行以每两行为一组合行，出于设计简单的目的，本实施例中所述测试阵列的全部行以每相邻两行为一组合行，并设定n为偶数，因此整个测试阵列的全部行可分为n/2个组合行，测试阵列的行从上至下依次计数，即最上方的一行为第1行，向下依次为第2行，第3行，
……
，以此类推。每一组合行的两行中，将奇数行作为每个组合行的第一行，将偶数行作为每个组合行的第二行，将所述测试列上的位于每个组合行的第一行上的存储单元作为测试单元，则每个奇数行的位于所述测试列第j列上的存储单元为测试单元，如图1中虚线框内的存储单元即为测试单元，因为分成了n/2个组合行，因此有n/2个测试单元。每一组合行的两行中，奇数行上的测试单元的mtj底电极连接至偶数行的字线，奇数行的全部存储单元的mos管栅极连接至奇数行的字线，偶数行的全部存储单元的mos管栅极和偶数行的字线处于断开状态，且偶数行的全部存储单元的mos管栅极接地；
[0026]
所述测试列第j列的位线bldrv<j-1>用于输入位线电压信号bldrv，所述测试列的源线sldrv<j-1>用于输入源线电压信号sldrv，除所述测试列以外的其余各列的位线和源线全部接地；
[0027]
测试阵列一共有n/2个组合行，每个组合行的第一行的字线从0至n/2-1依次编号，依次记为wl<0>～wl<n/2-1>，用于输入字线电压信号，每个组合行的第二行的字线从0至n/2-1依次编号，依次记为sl_mtj<0>～sl_mtj<
[0028]
n/2-1>，用于作为测试信号线以输出测试信号。
[0029]
需要说明的是，测试阵列中每行的字线在物理实现上都包括两侧金属，一层用于走字线信号，一层用于连接栅极。在测试阵列的每个组合行中，如果将偶数行作为每个组合行的第一行，将奇数行作为每个组合行的第二行，本发明同样适用，只需将图1中相邻两行的电路结构对换即可，在此不再赘述。
[0030]
另外，上面的实施例介绍了n为偶数的情况，如果n为奇数，对其中一行不进行分组，剩下的(n-1)行每两行为一组合行，则整个测试阵列分为(n-1)/2个组合行以及一单独行，所述单独行的全部存储单元的mos管栅极连接至该行的字线。
[0031]
本发明实施例提供的测试阵列，以其中一列为测试列，该测试列上的多个存储单元为测试单元，测试单元的个数取决于测试阵列有多少个组合行，即当n为偶数时，有n/2个测试单元，当n为奇数时，有(n-1)/2个测试单元，这些测试单元可被测量，以便得到测试阵列的分布特性。
[0032]
基于上述测试阵列，本发明一实施例提供一种mram阵列的测试电路，包括：字线译码器、行选择器以及上述的测试阵列，其中，
[0033]
所述字线译码器输入一个地址信号，所述行选择器与测试信号端连接，所述测试信号端用于输出测试信号，所述测试阵列的所述测试列的位线连接于位线信号端，所述位线信号端用于输入位线电压信号，所述测试阵列的所述测试列的源线连接于源线信号端，所述源线信号端用于输入源线电压信号，所述测试阵列的每一组合行的第一行的字线连接于所述字线译码器的输出侧，所述测试阵列的每一组合行的第一行的字线、第二行的字线
与所述行选择器连接；
[0034]
所述字线译码器，用于根据输入的地址信号，选中所述测试阵列的其中一组合行的第一行的字线，该字线在选中后被拉高；
[0035]
所述行选择器，用于根据所述字线译码器的选择结果，将选中的组合行的第二行的字线选择连接至所述测试信号端。
[0036]
基于图1所示的测试阵列构建出的测试电路如图2所示，包括：字线译码器101、行选择器102以及测试阵列103，测试阵列103的所述测试列的位线bl<j-1>连接于位线信号端，所述位线信号端用于输入位线电压信号bldrv，所述测试阵列103的所述测试列的源线sl<j-1>连接于源线信号端，所述源线信号端用于输入源线电压信号sldrv，所述测试阵列的每一组合行的第一行的字线wl<0>～wl<n/2-1>连接于所述字线译码器101的输出侧，所述测试阵列的每一组合行的第一行的字线wl<0>～wl<n/2-1>、第二行的字线sl_mtj<0>～sl_mtj<n/2-1>与所述行选择器102连接，所述行选择器102还与测试信号端连接，所述测试信号端用于输出测试信号sldrv_mtj；其中，
[0037]
字线译码器101的输入信号包括地址信号add<log
2
n-2:0>、使能信号en以及字线电压信号vwl，字线译码器101用于根据输入的地址信号add<log
2
n-2:0>，选中所述测试阵列的其中一组合行的第一行的字线，该字线在选中后被拉高；
[0038]
行选择器102的输入信号包括字线电压信号vwl，用于根据所述字线译码器101的选择结果，将选中的组合行的第二行的字线选择连接至所述测试信号端。即wl<0>拉高时，sl_mtj<0>和测试信号端连接，或者，wl<n/2-1>拉高时，sl_mtj<n/2-1>和测试信号端连接。
[0039]
进一步地，测试阵列103的n为偶数时，行选择器102至少为n/2选1的行选择器；当n为奇数时，行选择器102至少为(n-1)/2选1的行选择器。
[0040]
对于字线译码器101，当n为偶数时，所述字线译码器至少为位的译码器，其中表示向上取整；当n为奇数时，所述字线译码器至少为表示向上取整；当n为奇数时，所述字线译码器至少为位的译码器，其中表示向上取整。
[0041]
具体地，以测试阵列103为一个128x128的阵列为例，一共分成64个组合行，字线译码器101为6-64译码器，输入地址信号add<5:0>，将64个组合行中的其中一个组合行的第一行的字线拉高；行选择器102为64选1行选择器，将字线译码器101选中的组合行中的第二行的字线选择连接至测试信号端。该测试电路可以对测试阵列中的其中一列的64个存储单元及其mtj进行参数测试。
[0042]
具体的测试方法可以按照下面的步骤进行：
[0043]
1、将字线电压信号vwl拉高；
[0044]
2、施加地址信号add<5:0>；
[0045]
3、在bldrv和sldrv之间施加存储单元读写所需要的电压；
[0046]
4、再将en拉高，此时字线译码器选中一条字线，行选择器选择位于同组合行的另一条字线，形成测试通路；
[0047]
5、在sldrv_mtj上测试其电压或电流；
[0048]
6、测量bldrv和sldrv_mtj两端的电压差，即可得到读写操作时施加在mtj上的电压；
[0049]
7、重复2-6，每次输入不同的地址，即可实现对不同地址的测试单元及其mtj的特性进行测试。
[0050]
本发明实施例提供的mram阵列的测试电路，能够对测试阵列中的其中一列的多个存储单元进行测试，不仅能够测量存储单元的翻转电压、等效电阻，还能够测量mtj的翻转电压和电阻，进而可以获得阵列的统计分布情况，便于进行统计分析，从而对阵列的参数均一性进行分析，对制造工艺的优劣进行评判。
[0051]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。