写入与读取目标存储器单元的方法及其集成电路与流程

[0001]
本发明是关于一种交叉存储器阵列(crossbar memory array)，且特别具体来说是有关于一种用以改良存取可靠性的阵列，写入与读取目标存储器单元的方法及其集成电路。


背景技术：

[0002]
图1a示出传统交叉存储器阵列的4
×
4单元部分的平面图。其包含两个金属层。在一个金属层中，形成数个平行的主要存取线(例如字线)114，且在下一个金属层中，形成与主要存取线交叉的数个次要存取线(例如位线)112。在每一个交叉点处，位线及字线与电阻性元件融合以形成存储器单元(mermoy cell)。每一单元占据面积4f
2
，其中f为特征尺寸(feature size)。图1b为图1a的交叉存储器阵列部分的示意图。其可看出，形成每一单元(cell，如图1b所示)的电阻性元件为两端元件，其中一端连接至存储器单元的字线114，且另一端连接至存储器单元的位线112。
[0003]
虽然交叉阵列能够实现高面积效率，但其具有漏电流ioff潜泄电流路径问题。图2为添加有标记的图1b的示意图。位线112已经编号为bl0至bl3，且字线114已经编号为wl0至wl3。亦指示用于一个特定选定单元118(如图2中的sel)的读取操作的偏压电压。具体来说，将施加于选定单元118的位线(图2中的bl2)以用于读取操作的偏压电压设置为电压vbl，而将施加于另一位线(图2中的bl0、bl1以及bl3)中的每一者以用于读取操作的偏压电压设置为电压vubl。类似地，将施加于选定单元118的字线(图2中的wl1)以用于读取操作的偏压电压设置为电压vwl，而将施加于另一字线(图2中的wl0、wl2以及wl3)中的每一者以用于读取操作的偏压电压设置为电压vuwl。
[0004]
在一个传统配置中，vbl>vuwl＝vubl>vwl。因此，在完全选定单元(fully selected cell)(诸如118)上的电压为vbl-vwl，其提供流经单元的电阻性元件的电流，然而在完全未选定单元(fully unselected cell)(诸如120)上的电压为vubl-vuwl，该电压为零。本文中有时将在完全选定单元上的电压称作读取选择电压差(read selection voltage difference)，然而本文中有时将在完全未选定单元上的(标称地为零)电压称作读取非选择电压差(read non-selection voltage difference)。然而，阵列亦包含半选定单元122(half selected cells 122，如图中的half)，其为与选定单元118共享字线(图2中的wl1)但不共享位线(图2中的bl2)的单元。在半选定单元122上的电压为vubl-vwl，该电压并非为零。本文中有时将在半选定单元上的电压称作读取半选择电压差(read half-selection voltage difference)。因此，由于单元118内的电阻性元件的逻辑状态，由选择选定单元118产生的读取电流ird并非唯一的；电流亦自穿过半选定单元122的电流路径流动至输出字线wl1上。在图2的实例中，由使阵列偏置至读取单元118而产生的读取电流通过下式给定：
[0005]
ird
12
＝icell
12
ioff
10
ioff
11
ioff
13
，
[0006]
其中ird
mn
是用以在字线m(图2中的wl1)及位线n(图2中的bl2)处选择单元的读取
电流，且ioff
mn
是在字线m(图2中的wl1)及位线n(图2中的bl0、bl1以及bl3)处的半选定单元的电流贡献。ioff
mn
的贡献为漏电流。
[0007]
可通过将ird12与参考电流进行比较来判定选定单元的逻辑状态，所述参考电流可为例如在选定单元处于其低电阻状态中时ird12的值与在选定单元处于其高电阻状态中时ird12的值之间的中间值。图5a为示出诸如图1中所示出的可程序化电阻存储器元件的可程序化电阻存储器元件(programmable resistance memory device)中的高电阻状态(左侧波峰)及低电阻状态(右侧波峰)的理想几率分布的启发式图(heuristic graph)。参看图5a，水平轴表示观测的读取电流，且垂直轴表示在选定单元处于复位状态(reset state，左侧波峰)或设置状态(set state，右侧波峰)中时读取电流ird将处于每一特定读取电流值的几率。该些值中的不确定性可能由许多可能原因引起，其取决于存储器单元技术。举例而言，对于硫族化物类存储器(chalcogenide based memory)，环境条件可由于主动区(active region)的较小部分的再结晶(re-crystallization)而引起电阻中的偏移。其他类型的可程序化电阻存储器材料中可能出现其他问题。
[0008]
可看出，若选定单元处于复位状态中，则观测的读取电流ird将处于下部复位状态界限rl与上部复位状态界限ru之间。若其处于设置状态中，则观测的读取电流ird将处于下部设置状态界限sl与上部设置状态界限su之间。可进一步看出，只要sl>ru，则所谓「读取窗口」(read window)由上部复位状态界限ru及下部设置状态界限sl定义，且参考电流可置于读取窗口的中间处。若观测读取电流ird低于参考电流，则将选定单元解释为处于复位状态中。若其高于参考电流，则将选定单元解释为处于设置状态中。(如本文中所使用，若单元处于其低电阻状态中，则将其视为处于其「设置」状态中，且若其为其高电阻状态，则视为处于其「复位」状态中。其他实施例可使用相反定则。)
[0009]
然而，漏电流ioff相依于数据模式。举例而言，若半选定单元处于低电阻状态中，则相比于所述半选定单元处于高电阻状态中时，所述半选定单元将提供更多漏电流。因此，选定单元irdmn的读取电流将通过以下给定：
[0010]
ird
mn
＝icell
mn
∑
s
ioff(set) ∑
r
ioff(reset)，
[0011]
其中s为处于设置状态中用以共享字线m的半选定单元的数目，r为处于复位状态中用以共享字线m的半选定单元的数目，且s r对于给定字线(传统上对于阵列中的所有字线)是固定的。不同数目的处于设置状态及复位状态的半选定单元的潜在影响可认为是读取窗口在图5a中的水平轴上向左或向右的偏移。此可在图5b中看出，所述图5b示出三种情况。在小漏电流ioff(亦即，其中大部分或所有半选定单元处于复位状态中)的情况下，读取窗口朝向左侧定位(顶部附图)。在大漏电流ioff(亦即，其中大部分或所有半选定单元处于设置状态中)的情况下，读取窗口朝向右侧定位(底部附图)。且在中漏电流ioff(亦即，其中处于复位状态中的半选定单元的数目约等于处于设置状态中的数目)的情况下，读取窗口定位于底部附图与顶部附图之间的中间。可看出，若漏电流ioff的可能值的范围(range of possible values)较大，则读取窗口可在任一方向上偏移如此远，以使得参考电流可不再用以判定观测的读取电流ird以表示选定单元是处于设置状态中还是处于复位状态中。使读取窗口的可能位置的范围(range of possible positions)最小化的需求可严重地限制存储器技术人员研发交叉阵列存储器的灵活性。


技术实现要素：

[0012]
本发明提供一种方法，所述方法用以适应由处于每一逻辑状态中的半选定单元的数目中的变化所引起的读取窗口中的变化。大致描述，所述方法是关于侦测字线上的漏电流，以及通过使参考电流偏移至处于所得的读取窗口内来补偿漏电流。
[0013]
读取操作可包含第一区段及第二区段，在所述第一区段中于经漏电流追踪的参考值(leakage-tracked reference value)中侦测及获取数据相依(data-dependent)的读取电流，在所述第二区段中读取目标单元且将其与经漏电流追踪的参考值进行比较。若读取字寻址尚未改变且经漏电流追踪的参考值尚未因其他原因而变为无效，则可通过在第二读取操作及后续读取操作期间省略第一读取区段来加速连续读取操作的序列(a sequence of consecutive read operations)。
[0014]
写入操作可利用类似技术。
[0015]
提供以上发明内容以便提供对本发明的一些实施例的基本理解。此发明内容不试图识别本发明的关键或决定性要素或描绘本发明的范畴。其唯一目的在于以简化形式呈现本发明的一些概念以作为随后提出的更详细描述的序言。本发明的特定实施例描述于权利要求书、说明书以及附图中。
附图说明
[0016]
将针对特定实施例而描述本发明，且将参考附图，其中：
[0017]
图1a示出可并入本发明的实施例的传统交叉存储器阵列的4
×
4单元部分的平面图。
[0018]
图1b为图1a的交叉存储器阵列部分的示意图。
[0019]
图2为图1b添加标记的示意图。
[0020]
图3、图4、图16以及图17为根据本发明的实施例的用以示出交叉存储器阵列的操作的流程图。
[0021]
图5a、图5b以及图5c(统称为图5)为可程序化电阻存储器元件中的高电阻状态及低电阻状态的几率分布的启发式图。
[0022]
图6a及图6b(统称为图6)为在读取操作中考虑到漏电流的配置的方块图。
[0023]
图7a及图7b(统称为图7)以及图8a及图8b(统称为图8)示出图6的方块图的电路实施。
[0024]
图9、图14a以及图14b为在并入本发明实施例的读取操作期间的电压及控制信号的时序图。
[0025]
图10为包含并入本发明实施例的交叉存储器阵列的集成电路的简化方块图。
[0026]
图11示出提供参考电流的双阵列结构。
[0027]
图12a及图12b(统称为图12)以及图13a及图13b(统称为图13)示出用以并入本发明实施例的读取操作的图11的双阵列结构的操作。
[0028]
图15a、图15b以及图15c示出读取操作的序列。
[0029]
图18为具有写入电流产生器的交叉存储器阵列部分的示意图。
[0030]
图19a及图19b(统称为图19)为在写入操作中考虑到漏电流的配置的方块图。
[0031]
图20a及图20b(统称为图20)为分别示出图19a及图19b的配置的电路实施的示意
图。
[0032]
【符号说明】
[0033]
112、1020、1114、1812、1813、2020、2022、bl、bl0、bl1、bl2、bl3、blr：位线
[0034]
114、1016、1215、1815、wl、wl0、wl1、wl2、wl3：字线
[0035]
115、1215：未选定字线
[0036]
118：选定单元
[0037]
120：完全未选定单元
[0038]
122：半选定单元
[0039]
310、312、314、316、410、412、413、414、416、1610、1612、1614、1616、1618、1620、1710、1712、1714、1715、1716：步骤
[0040]
610、1012、1810：存储器阵列
[0041]
612、1212：选定位线
[0042]
613、1213：未选定位线
[0043]
614、1214、1814：选定字线
[0044]
620：参考电流源
[0045]
622、626：参考开关
[0046]
624：电流求和节点
[0047]
628、636：输入端
[0048]
630：感测放大器
[0049]
632、638：电流至电压转换级
[0050]
634：感测开关
[0051]
640：预设置级
[0052]
642、644、744、846、1244、1346：箭头
[0053]
646：致能信号(en)
[0054]
720、722、726、734、740、742、772、2014、2016：晶体管
[0055]
732、738、2012：电容器
[0056]
818、1218：目标存储器单元
[0057]
910、912、914、916、918、920、922、924、1418、1419、1420、1421、1424：线
[0058]
1010：集成电路
[0059]
1014：字线译码器
[0060]
1018：位线译码器
[0061]
1022：总线
[0062]
1024：感测电路
[0063]
1026：数据总线
[0064]
1028：数据输入线
[0065]
1030：电路
[0066]
1032：数据输出线
[0067]
1034：控制器
[0068]
1036：偏压电路电压及电流源
[0069]
1038：参考有效性判定模块
[0070]
1110：主要存储器阵列
[0071]
1112：参考存储器阵列
[0072]
1114：参考阵列位线
[0073]
1216：参考存储器单元
[0074]
1510、1512、1514：读取操作
[0075]
1818：选定目标单元
[0076]
1820：写入电流源
[0077]
1920：写入电流产生器
[0078]
1926：漏电流开关/传输晶体管
[0079]
1932：漏电流收集器/传输晶体管
[0080]
1934：写入电流开关
[0081]
2010：放电晶体管
[0082]
2018：节点
[0083]
cr：参考电容
[0084]
cs：感测电容
[0085]
enb_ref、pre、swr、sws：控制信号
[0086]
f：特征尺寸
[0087]
i
cell
：单元电流
[0088]
iwrite：写入电流
[0089]
ird、∑ioff：读取电流
[0090]
ioff：漏电流
[0091]
iref：参考电流
[0092]
i
ref_lt
：漏电流追踪参考电流
[0093]
rl：下部复位状态界限
[0094]
ru：上部复位状态界限
[0095]
sl：下部设置状态界限
[0096]
su：上部设置状态界限
[0097]
vbl、vblr、vcc、vcell、vubl、vuwl、vwl、vwr：电压
[0098]
vmin：预定最小电压
[0099]
vrd：读取电压
[0100]
vref：参考电压
[0101]
v
ref_lt
：漏电流追踪读取参考偏压
[0102]
wrbias：写入偏压电压
具体实施方式
[0103]
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0104]
以下描述经呈现以使得本领域技术人员能够制成及使用本发明，且提供于特定应
用及其要求的上下文中。对所公开的实施例的各种修改对于本领域技术人员而言将显而易见，且本文中定义的通用原理可在不脱离本发明的精神及范畴的情况下应用于其他实施例及应用。因此，本发明并不试图限于所示出的实施例，而是应符合与本文中所公开的原理及特征一致的最广范畴。
[0105]
本发明的实施例应用以至少四种情况中：读取操作，其中感测放大器感测选定字线上的电流；读取操作，其中感测放大器感测选定位线上的电流；写入操作，其中写入电流源施加于选定位线；以及写入操作，其中写入电流源施加于选定字线。此详细描述以第一情况开始，且稍后论述其他情况。
[0106]
在详细地描述实施例之前，描述本发明实施例中可用于的整体存储器元件的一些实施例将是有用的。图10为包含使用可程序化电阻存储器单元实施的存储器阵列1012的集成电路1010的简化方块图，所述可程序化电阻存储器单元诸如具有相变存储器元件(phase change memory elements)的存储器单元。传统来说，存储器单元由多位地址所寻址，其中位的一个区段用以标识单元的字线且位的另一区段用以标识单元的位线。字线译码器1014接收目标存储器单元地址的字线位，且耦接至沿存储器阵列1012中的列配置的多个字线1016且与所述多个字线1016电性通讯。位线(行)译码器1018接收目标存储器单元地址的位线位，且与沿存储器阵列1012中的行配置的多个位线1020电性通讯。在图10的实施例中，位线将存储器阵列1012中的选定存储器单元耦接至感测电路1024中的感测放大器。地址在总线1022上提供至字线译码器1014及位线译码器1018。包含感测放大器及数据输入结构(data-in structures)的感测电路1024经由数据总线1026耦接至位线译码器1018。数据经由数据输入线1028自集成电路1010上的输入/输出端口(input/output ports)或自集成电路1010内部或外部的其他数据源供应至感测电路1024中的数据输入结构。其他电路1030可包含于集成电路1010，诸如通用处理器(general-purpose processor)、专用应用程序电路(special purpose application circuitry)或由存储器阵列1012所支持的芯片上系统(system-on-a-chip)功能性的模块组合上。数据经由数据输出线1032自感测电路1024中的感测放大器供应至集成电路1010上的输入/输出端口，或至集成电路1010内部或外部的其他数据目的地。图10的实施例还包含参考有效性判定模块1038，在下文中参看图15a等描述其目的。
[0107]
在此实例中使用状态机(state machine)实施控制器1034以执行下文描述的过程，且控制偏压电路电压及电流源1036以用于应用控制器的偏压配置，包含写入模式及读取模式以及参考侦测模式(reference detection mode)。可使用如所属领域中已知的专用逻辑电路实施控制器1034。在替代实施例中，控制器1034包括通用处理器，所述通用处理器可实施于相同集成电路上以执行计算机程序以控制装置的操作。在另一实施例中，专用逻辑电路与通用处理器的组合可用以实施控制器1034。
[0108]
在方块1036中的偏压电路电压及电流源可使用如所属领域中通常已知的但以适合于本文所描述的技术的方式应用的下述者来实施：具有分压器及电荷泵的电源供应输入、电流源电路、脉冲成形电路、定时电路以及电压开关及电流开关。
[0109]
在操作中，存储器阵列1012中的存储器单元中的每一者存储由对应的存储器元件的电阻表示的逻辑值。可例如通过以下来判定逻辑值：利用感测电路1024中的感测放大器将经用以读取的存储器单元的位线或字线上的电压或电流与适当的参考电流或电压进行
比较。使用本文所描述技术，参考电压或电流可建立在对应于诸如逻辑「0」的数据值的预定范围，以及对应于诸如逻辑「1」的数据值的另一个不同的预定范围之间。
[0110]
因此，可通过以下来实现对存储器阵列1012的存储器单元的读取或写入：将包含适当电压的偏压配置施加于多个字线中的一经选择者，以及将多个位线中的一经选择者耦接至电压源使得电流流经目标存储器单元。
[0111]
写入模式包含用于相变存储器的设置过程及复位过程。在用于目标相变存储器单元的复位操作的偏压配置中，字线译码器1014有助于为字线提供适当电压脉冲，以导通存储器单元的存取晶体管。位线译码器1018有助于将电压脉冲供应至适当振幅及持续时间的位线以诱导电流流经目标存储器元件，存储器元件主动区的电流升高温度至高于相变材料的转变温度(transition temperature)且亦高于将主动区的相变材料置换为液态的熔融温度(melting temperature)。电流随后例如通过终止位线上的及字线上的电压脉冲而终止，当在主动区冷却至高电阻一般非晶相以在存储器单元建立高电阻复位状态时，导致相对快速的淬火时间(quenching time)。复位操作亦可包括超过一个脉冲，例如使用一对脉冲。
[0112]
在用于目标相变存储器单元的设置操作的偏压配置中，字线译码器1014有助于为选定字线提供适当电压脉冲，以导通目标存储器单元的存取晶体管。位线译码器1018有助于将电压脉冲供应至适当振幅及持续时间的选定位线以诱导电流流经目标存储器元件，所述电流脉冲足以使主动区的温度升高高于转变温度且导致主动区中的自高电阻一般非晶相(high resistance generally amorphous phase)至低电阻一般结晶相(low resistance generally crystalline phase)的转变，此转变降低存储器元件的电阻且将选定存储器单元设置为低电阻状态。
[0113]
在目标存储器单元的读取模式中，字线译码器1014有助于为选定字线提供适当电压脉冲，以导通存储器单元的存取晶体管。位线译码器1018有助于将电压供应至适当振幅及持续时间的选定位线以诱导电流流经目标存储器元件，所述目标存储器元件并不导致存储器元件的电阻状态发生变化。选定位线的电流经过目标存储器单元且其取决于目标存储器单元的电阻，因此逻辑状态与目标存储器单元相关联。因此，目标存储器单元的逻辑状态可通过以下来判定：侦测目标存储器单元的电阻是对应于高电阻状态还是对应于低电阻状态，例如通过利用感测电路1024的感测放大器将对应位线的电压或电流与适当参考电压或电流(如本文中所描述)进行比较。
[0114]
在参考侦测模式中，控制器1034执行下文更详细描述的过程。
[0115]
如上文所提及，本文实施例适应读取窗口中的变化所利用的方法是有关于侦测字线的漏电流，以及通过使参考电流偏移至处于所得的读取窗口内来补偿漏电流。此于图5c中启发式地示出。图5c示出与图5b中相同的三种情况中的读取窗口的位置，不同之处在于在每一情况下参考电流偏移至处于用于特定情况的实际读取窗口内。
[0116]
在本文所描述的实施例中的选定单元的状态的感测是通过电压模式感测放大器(voltage mode sense amplifier)来执行，所述电压模式感测放大器将目标单元的字线上的电压vcell与参考电压vref进行比较。若电压vcell高于参考电压vref，则将单元视为具有一逻辑状态，其若电压vcell低于参考电压vref，则将单元视为具有一相反的逻辑状态。在将读取电流ird与参考电流iref进行比较而不是将电压进行比较的阵列中，可将电流转
换成电压，因此可如刚刚所描述的感测经选定单元的逻辑状态。因此，读取窗口可以用电压窗口或电流窗口表示。图5c使用电流窗口配置。
[0117]
在不考虑漏电流的情况下，通过|ird-iref|给定读取窗口，意谓将读取电流与固定值参考电流iref进行比较：若读取电流ird高于参考电流iref，则将单元视为具有一逻辑状态，且若ird低于参考电流iref，则将单元视为具有一相反的逻辑状态。但若存在漏电流，则读取电流ird可偏移如此之远，使得感测放大器难以区分单元的逻辑状态。本发明的实施例可通过补偿实际漏电流来缓解此问题。具体来说，首先侦测特定字线的读取电流∑ioff，随后新漏电流追踪参考电流i
ref_lt
被判定为：
[0118]
i
ref_lt
＝iref ∑ioff。
[0119]
选定单元的读取电流为：
[0120]
ird＝icell ∑ioff。
[0121]
因此，通过|ird-iref|给定的读取窗口变为
[0122]
|ird-iref|＝|icell ∑ioff-iref-∑ioff|＝|icell-iref|。
[0123]
可看出，无论漏电流ioff的影响可能为何，漏电流ioff的影响已经抵消。
[0124]
图6a为在从目标存储器单元读取数据时考虑字线上实际漏电流的配置的方块图。存储器阵列610的目标存储器单元的字线(为方便起见，本文中有时提及为选定字线)614的电流输出提供至电流求和节点624。输出614为本发明实施例中的字线，但在不同实施例中，其可为位线。参考电流源620具有经由参考开关622连接至电流求和节点624的电流输出。电流求和节点624经由另一参考开关626连接至电压模式感测放大器630的第一输入端628(亦称作参考输入端或参考节点)。输入端628亦连接至电流至电压转换级632，所述电流至电压转换级632可例如关于如下文所描述串联连接至固定参考电压的电容器。电流求和节点624亦经由感测开关634连接至感测放大器630的第二输入端636(亦称作感测端或感测节点)。第二输入端636亦连接至另一电流至电压转换级638。电流求和节点624亦连接至预设置级640。控制器1034在读取操作中的适当时间通过确认致能信号646(en)来启用感测放大器630的感测操作。
[0125]
图6a的配置根据两级(two-step)读取操作来操作，所述两级读取操作在本文中亦称为具有两个读取区段的读取操作。第一区段是关于获得漏电流信息以及创建感测放大器630的第一端628处的漏电流追踪读取参考偏压v
ref_lt
。第二区段是关于在感测放大器630的第二端636处将实际读取电流ird转换为读取电压vrd。
[0126]
因此在第一区段中，关闭参考开关622及参考开关626(亦即，在其传导中，呈「导通」或「致能」状态)，且开启感测开关634(不传导，呈「不导通」或「禁能」)。用于未选定单元的偏压电压vubl施加于存储器阵列610的所有位线，包含用于目标单元的位线612以及用于未选定单元的位线613。因此，共享选定字线的所有单元为「半选定」的，且选定字线614上的电流输出为读取电流∑ioff。(字线614上的电流输出实际上略微不同于读取电流∑ioff，此是由于半选定目标单元亦起作用。然而，针对传统的较大阵列，可忽略所述差异。或者，用于目标单元的位线612可在电压vwl下偏压，在此情况下目标单元对读取电流∑ioff没有贡献。)此电流电平从电流源620添加至参考电流iref，且通过电流至电压转换级632转换成漏电流追踪参考偏压v
ref_lt
＝vref voff。图6a中通过箭头642指示有关电流。接下来，在读取操作的第二区段中，开启参考开关622及参考开关626且关闭感测开关634。用于未选定单元
的偏压电压vubl施加于存储器阵列610的所有位线613而非选定位线612，偏压电压vbl施加于所述选定位线612。因此，目标单元目前为完全选定的，且共享选定字线的所有其他单元为「半选定」的。选定字线614上的电流输出目前为icell ∑ioff。(同样，其可略微不同于icell ∑ioff，但在较大阵列上，可忽略所述差异。)此电流电平通过电流至电压转换级638转换成读取电压vrd＝vcell voff。图6b为图6a的附图的复本，不同之处在于此第二读取区段的开关的位置。图6b中通过箭头644指示此第二读取区段的有关电流。随后启用感测放大器630，且将读取电压vrd与漏电流追踪参考偏压v
ref_lt
进行比较，此抵消半选定单元的数据相依影响(data dependent effect)。
[0127]
可通过在电流求和节点624处确定预充电电压来促进读取过程的任一个或两个步骤。这些是关于图7a、图7b、图8a以及图8b的描述。在这些图中，已根据如图1b中所示出的4
×
4阵列再次绘制存储器阵列610，以便标识未选定单元、半选定单元、完全选定单元以及各种电流。另外，已用实例电路级元件替换图6a及图6b中象征性地示出的某些元件。参考电流源620已通过p通道晶体管来实施，所述p通道晶体管具有施加于其栅极端的偏压电压；开关622、开关626以及开关634已通过晶体管722、晶体管772以及晶体管734来实施；电流至电压转换级632及电流至电压转换级638已分别作为耦接至字线读取电压vrd的电容器732及电容器738来实施；且预设置级640已作为耦接至读取电压vrd的晶体管来实施。电容器732及/或电容器738可以是任何类型的电容器，包含例如mos电容器、mim电容器、金属线电容器、寄生电容器等，以及此类装置的组合。一般而言，电流至电压转换级632及电流至电压转换级638中的任一者或两者可使用「电容」来实施。
[0128]
在操作中，在第一读取区段预设置阶段中，启动预设置路径，所述预设置路径在感测放大器630的参考节点628处建立读取电压vrd作为初始电压。此通过同时进行所有以下操作来实现：将电压vubl施加至所有位线612、位线613；将电压vuwl施加至所有未选定字线115；导通晶体管726及晶体管740；以及不导通晶体管722及晶体管734，因此，利用通过箭头742指示电流，使电容器732上的电压为读取电压vrd，正如选定字线614上的电压。如本文中所使用，偏压及信号的「同时」应用意谓存在一时间段，尽管偏压及信号并非皆需共享开始时间、结束时间或持续时间，但在所述时间段中偏压及信号皆为有效的。
[0129]
在第一读取区段的漏电流获取阶段中，关闭预设置路径且导通参考路径。如图7b中所示出，此关于不导通晶体管740且导通晶体管722。晶体管734保持关闭且晶体管726保持导通。电压vubl保持施加于所有位线612、位线613，且电压vuwl保持施加于所有未选定字线115。如由箭头744所指示，iref ∑ioff的所得电流将电容器732充电至电压vref voff，其为漏电流追踪参考偏压v
ref_lt
。
[0130]
在第二读取区段预设置阶段中，启动预设置路径，所述预设置路径在感测放大器630的感测节点636处建立读取电压vrd作为初始电压。如图8a中所示出，此关于不导通晶体管722及晶体管726且导通晶体管734及晶体管740。电压vubl保持施加于所有位线612、位线613，且电压vuwl保持施加于所有未选定字线115。如由箭头846所指示，所得电流使得电容器738上的电压为读取电压vrd，同样正如选定字线614上的电压。
[0131]
在第二读取区段的数据获取阶段中，再次关闭预设置路径，且使选定位线612偏压至位线读取偏压电压vbl。电压vubl保持施加于所有未选定位线613。晶体管722、晶体管726以及晶体管740皆关闭且晶体管734导通，允许实际读取电流ird我电容器738充电。由于电
压vbl目前施加于选定位线612，因此主要通过目标存储器单元818中的逻辑状态来判定读取电流ird，不同之处在于来自流经共享字线614的半选定存储器单元中的每一者的电流的贡献。因此，ird＝icell ∑ioff，且在感测放大器630的感测节点636上建立的所得电压为vcell voff。
[0132]
图7a、图7b、图8a以及图8b中指示控制信号pre、控制信号swr、控制信号sws以及控制信号enb_ref。图9为示出这些信号及其他的电压在刚刚所描述的读取操作期间变化的程度的时序图。如图9中所示出，整个读取操作包含第一读取区段，继之以第二读取区段。第一读取区段包含预设置阶段，继之以漏电流获取阶段，且第二读取区段包含预设置阶段，继之以数据获取阶段。如线910所示出，整个读取操作通过read信号自低升高至高而开始如线912所指示，控制信号pre信号在两个预设置阶段期间导通晶体管740，且在漏电流获取阶段及数据获取阶段期间不导通所述晶体管740。如线914所指示，控制信号swr信号通过在第一读取区段期间而非在第二读取区段期间导通晶体管726来启动参考电流路径。相反地，如线916所指示，控制信号sws信号通过在第二读取区段期间而非在第一读取区段期间导通晶体管734来启动感测电流路径。控制信号enb_ref信号(线918)通过仅在第一读取区段的漏电流获取阶段期间使p通道晶体管722的栅极电压较低，来使得参考电流iref仅在第一读取区段的漏电流获取阶段期间能够到达至电流求和节点624。对于前三个阶段，选定位线612上的电压保持在电压vubl，且仅在数据获取阶段期间升高至电压vbl(线920)，且选定字线614上的所得电压曲线在线922中示出。
[0133]
线922示出四种情况：目标单元处于设置状态中时的较大漏电流ioff；目标单元处于复位状态中时的较大漏电流ioff；目标单元处于设置状态中时的较小漏电流ioff；以及目标单元处于复位状态中时的较小漏电流ioff。在所有四种情况下，在第一读取区段的预设置阶段期间使选定字线614上的电压降至读取电压vrd。在漏电流获取阶段中，此电压在较大漏电流ioff情况下增大至较大值vref voff2，或在较小漏电流ioff情况下增大至较小值vref voff1。此为漏电流追踪参考偏压v
ref_lt
，且其在控制信号swr不导通晶体管726时由电容器732获取。随后，在第二区段中，预设置阶段再次使选定字线614上的电压降至读取电压vrd。随后，在数据获取阶段中，电压增大至一个值，该值取决于目标存储器单元的状态及漏电流ioff的值。如图9中自上而下所示出，在目标单元处于设置状态中时的较大漏电流ioff的情况下，电压最高。次高为目标单元处于复位状态中时的较大漏电流ioff的情况。接下来为目标单元处于设置状态中时的较小漏电流ioff的情况，且最低为目标单元处于复位状态中时的较小漏电流ioff的情况。
[0134]
在数据获取阶段结束时，感测放大器630将获取的感测电压(在感测节点636处)与漏电流追踪参考电压(在参考节点628处)进行比较，所述漏电流追踪参考电压是在漏电流获取阶段结束时获取的。图9中的线924示出彼此重叠的两个信号，其中获取的感测电压为实线且漏电流追踪参考电压为虚线。在第一读取区段中，虚线为线922的复本。在第二读取区段中，虚线保持在固定(获取的)漏电流追踪参考电压处，同时实线为线922的复本。可看出，在第二读取区段结束时，漏电流追踪参考电压大致在针对目标存储器单元的设置状态及复位状态而感测到的读取电压之间的中间位置，且对于较大漏电流ioff情况及较小漏电流ioff情况两者皆如此。事实上，对于任何可能的漏电流ioff值皆将如此。因此，无论处于一种状态中或另一状态中的共享选定字线的其他单元的数目如何，保持区分目标存储器单
元的逻辑状态的能力。
[0135]
应注意，在上文所描述的实施例中，所侦测的电流为存在于阵列的字线上的电流。在其他实施例中，可在阵列的位线侦测电流。由于互换性，位线及字线有时在本文中还一般而言称为「主要存取线」及「次要存取线」。在一个实施例中，主要存取线为位线且次要存取线为字线，然而在另一实施例中，主要存取线为字线且次要存取线为位线。术语「主要」及「次要」在本文中应仅视为标记，且并不暗示一个存取线以任何实施例优先于另一存取线。
[0136]
替代实施例：参考存储器阵列的使用
[0137]
在图7a、图7b、图8a以及图8b中，参考电流iref通过偏压p通道晶体管720提供至电压vcc。其他类型的电流源为我们所熟知且可取代单一晶体管720。在其他实施例中，参考电流可通过其他方法提供。在一个此类替代实施例中，参考电流经由参考存储器阵列提供而不是通过单独参考电流源620提供。参考存储器阵列可共享与主要存储器阵列相同的所有字线。
[0138]
图11示出替代实施例的双阵列结构(dual array structure)。其包含与图2的存储器阵列大致相同的主要存储器阵列1110，以及参考存储器阵列1112。参考存储器阵列1112仅包含共享单一参考位线blr 1114的单行存储器单元。参考存储器阵列1112中的存储器单元中的每一者与主要存储器阵列中的对应列的存储器单元共享各个字线。优选地，参考单元处于一电阻状态中，所述电阻状态大致为设置状态与复位状态之间的中间状态。
[0139]
图12a、图12b、图13a以及图13b示出此替代实施例的操作。在操作中，第一读取区段预设置阶段示出于图12a中。在此阶段中，启动预设置路径，所述预设置路径将读取电压vrd建立为感测放大器630的参考节点628处的初始电压。此通过以下来实现：将电压vubl施加至所有位线1212、位线1213；将电压vuwl施加至所有未选定字线1215；导通晶体管726及晶体管740，且不导通晶体管734。亦将电压vubl施加于参考位线1114。因此，在电流由箭头742指示的情况下，使电容器732上的电压为读取电压vrd，正如选定字线614上的电压。
[0140]
在第一读取区段的漏电流获取阶段中(图12b)，关闭预设置路径且导通参考路径。此是关于不导通晶体管740且使晶体管734处于不导通状态中。晶体管726保持导通。电压vubl保持施加于主要阵列中的所有位线1212、位线1213，且电压vuwl保持施加于所有未选定字线115。但目前参考位线1114上的电压上升至电压vblr。电压vblr可与电压vbl相同。因此，电流(iref)自参考位线1114流经共享选定字线的参考存储器单元1216，且添加至从选定字线流出至电流求和节点624中的电流。如箭头1244所指示，iref ∑ioff的所得电流将电容器732充电至电压vref voff，其为漏电流追踪参考偏压v
ref_lt
。
[0141]
在第二读段区段预设置阶段中(图13a)，启动预设置路径，所述预设置路径在感测放大器630的感测节点636处建立读取电压vrd作为初始电压。此是关于不导通晶体管726以及导通晶体管734及晶体管740。电压vubl保持施加于主要存储器阵列1110的所有位线1212、位线1213，且亦施加于参考阵列位线1114。电压vuwl保持施加于所有未选定字线115。如由箭头1346所指示，所得电流使得电容器738上的电压为读取电压vrd，同样正如选定字线1214上的电压。
[0142]
在第二读段区段的数据获取阶段中(图13b)，再次关闭预设置路径，且使选定位线1212偏压至位线读取偏压电压vbl。电压vubl保持施加于主要存储器阵列1110的所有未选定位线1213，且亦施加于参考存储器阵列1112的参考位线1114。不导通晶体管726及晶体管
740两者，且导通晶体管734，使得实际读取电流ird为电容器738充电。由于电压vbl目前施加于选定位线1212，因此主要通过目标存储器单元1218中的逻辑状态来判定读取电流ird，不同之处在于来自流经共享字线1214的半选定存储器单元(包含半选定参考单元1216)中的每一者的电流的贡献。因此，ird＝icell ∑ioff，且在感测放大器630的感测节点636上建立的所得电压为vcell voff。
[0143]
关于图7a、图7b、图8a以及图8b的实施例，图11的实施例提供参考单元的操作将与正常阵列的操作类似的优势。另一方面，图11的实施例是关于较大布局面积，以及难以微调较大数目的参考单元。
[0144]
图14a为示出信号的电压在刚刚所描述的读取操作期间如何变化的时序图。所示出的线与图9中的相同，不同之处在于已由线1418替换线918，所述线918表示晶体管722的启用信号，所述线1418表示施加至参考存储器阵列1112的参考位线1114的电压。可看出，此电压开始较低(在电压vubl处)，且仅在第一读取区段的漏电流获取阶段期间升高至电压vblr。随后，其在读取操作的剩余时间返回低至电压vubl。可自线1424进一步看出，示出获取的感测电压(在感测节点636处)重叠在漏电流获取阶段结束时获取的漏电流追踪参考电压(在参考节点628处)上，与如同图6a、图6b、图7a以及图7b的实施例一样，无论处于一种状态中或另一状态中的共享选定字线的其他单元的数目如何，保持区分目标存储器单元1218的逻辑状态的能力。
[0145]
图14b示出另一时序图，该时序图为图14a的变型。所示出的线与图14a中的相同，不同之处在于由线1419替换线1418，所述线1418表示施加至参考存储器阵列1112的参考位线1114的电压。同样在图14b中，由线1421替换线1420，所述线1420表示施加至选定位线1212的电压。可看出，在图14b中的实施例的操作中，根据图14b的实施例的操作不同于图14a的实施例的操作，相比于在图14a中，参考位线1114上的电压更早增大至电压vblr。所述电压在第一读取区段的预设置阶段期间升高且保持在电压vblr处直至第一读取区段结束为止，而非仅在第一读取区段的漏电流获取阶段期间升高。类似地，在图14b中，相比于在图14a中，选定位线1212上的电压更早增大至电压vbl。所述电压在第二读取区段的预设置阶段期间升高且保持在电压vbl处直至读取操作结束为止，而非仅在第二读取区段的数据获取阶段期间升高。图14b实施例可通过减少获取漏电流及数据所需的时间来，以相对于图14a实施例来加速读取操作。另一方面，由于高电压偏压在每一读取操作中施加更长时间段，因此图14b实施例在单元上产生更多应力。此增大读取干扰的风险。同样，如同图6a、图6b、图7a以及图7b的实施例一样，无论处于一种状态中或另一状态中的共享选定字线的其他单元的数目如何，保持区分目标存储器单元1218的逻辑状态的能力。
[0146]
图16为图9、图14a以及图14b的流程图，其中图9、图14a以及图14b的时序图为呈信号形式的实例表达。在步骤1610中，读取操作开始。在步骤1612中，第一读取区段预设置阶段发生，其中使选定字线偏压至读取电压vrd。在步骤1614中，第一读取区段的漏电流获取阶段发生。电流至电压转换级用以通过使用参考电流iref及漏电流∑ioff来构建漏电流追踪参考偏压v
ref_lt
，以为字线及参考电容cr两者充电。在一个实施例中，参考电流iref由电流镜电路产生，然而在另一实施例中，其由与主要阵列共享相同字线(wl)的参考阵列产生。在步骤1616中，第2读取区段预设置阶段发生，其中使字线偏压至读取电压vrd。在第二读取区段的数据获取阶段中，使选定位线上升至位线偏压电压vbl。单元电流i
cell
及漏电流∑
ioff将字线及感测电容cs充电至感测电压vcell voff(步骤1618)。在步骤1620中，读取操作完成，其中感测放大器将参考电容cr上的参考电压与感测电容cs上的感测电压进行比较以便判定目标单元的逻辑状态。
[0147]
再使用漏电流追踪参考偏压
[0148]
图9、图14a以及图14b各自示出整个读取操作的实施例，包含第一区段及第二区段两者。在一个实施例中，每一读取操作经历第一区段及第二区段两者。然而，对于两个连续读取操作，若用以第二读取区段的选定字线与用以第一读取区段的选定字线相同，则传统上由于漏电流将并不发生改变而不需要重复第一区段。因此，可通过自第二读取操作及后续读取操作中的每一者省略第一读取区段，来加速读取超过一个共享单一字线的存储器单元的过程。此示出于图15a、图15b以及图15c中。图15a示出具有多个连续读取操作的实施例。正方形中的「1」指示第一读取区段，且圆形中的「2」指示第二读取区段。因此，每一「1-2」对表示完整读取操作。在图15a的实施例中，在第一读取区段1510之后，除了读取操作1512及读取操作1514以外，选定字线地址并不改变。在此情况下，除了读取操作1510、读取操作1512以及读取操作1514以外，并不需要对读取操作中的任一者执行第一读取区段。图15b示出省略的第一读取区段，如在正方形中重叠于「1」上的「x」。结果示出于图15c中：完整读取操作1510之后为多个仅第二区段读取操作，继之以另一完整读取操作1512，继之以若干更多仅第二区段读取操作，继之以另一完整读取操作1514。如图15c中可看出，在示出的26个读取区段中，仅16个包含第一读取区段。
[0149]
若表示漏电流的值存储于电容中，如在图7a、图7b、图8a、图8b、图12a、图12b、图13a以及图13b的实施例中，则由于在电容器上的漏电流，对经存储值保持有效的时间长度存在限制。因此，在一个实施例中，即使在字线地址尚未改变的情况下，通过强制重复第一读取区段来在特定时间更新漏电流漏电流值。仅由电容漏电流导致的强制更新，传统地将不在先前确定漏电流漏电流值的读取操作之后的第一读取操作中发生，而是可能在先前确定漏电流漏电流值的读取操作之后的第二读取操作或随后连续读取操作期间发生。在一个实施例中，控制电路在预定时间段(例如100μs)之后或在预定数目个连续第二读取区段之后触发更新。在另一实施例中，参考电压vref侦测器监测参考电容器上的电压且在所述电压降至低于预定最小电压vmin时触发更新。优选地，可选择预定最小电压vmin作为读取操作具有显著失败可能性的电压。一般而言，参考电压vref应处于电压vcell(设置)与电压vcell(复位)之间(亦即，vcell(设置)>vref>vcell(复位))。然而，若预定最小电压vmin低于voff vcell(复位)，一些「复位」单元的读取将失败(亦即，将不恰当地读取为处于「设置」状态中)。因此，优选地，选择预定最小电压vmin大于或等于voff vcell(复位)。
[0150]
一般而言，可提供参考有效性判定模块1038，其向控制器1034发送信号通知是否执行电流读取操作的第一读取区段。若判定为最新获取的漏电流参考值仍为有效的，则省略第一读取区段且在电流读取操作中仅执行第二读取区段。否则，执行第一读取区段。在各种实施例中，若电流读取操作寻址并不与第一存储器单元共享次要存取线的存储器单元，或若从最新获取的漏电流参考值被获取已超过预定的时间量，或若从最新获取的漏电流参考值被获取已执行大于预定数目的读取操作，则最新获取的漏电流参考值被视为无效的。用以判定有效性或无效性的其他准则对于本领域技术人员将为显而易见的。给定实施例可监测不止一个条件，在该条件下所需要或所期望的漏电流参考值的更新，且在发生条件中
的任一者的任何读取操作中强制进行第一读取区段。实施例亦可出于其他原因强制进行更新。诸多变型对于本领域技术人员将为显而易见的。
[0151]
图3为在目标存储器单元并不与先前目标存储器单元共享字线时，通过省略第一读取区段来增大连续读取操作的读取速度的实例流程图。在步骤310中，控制器判定当前目标存储器单元的字线是否不同于先前目标单元的字线(亦即，两个目标单元并不共享字线)。判定当前目标存储器单元的字线是否不同于先前目标单元的字线可简化为：在每一读取处获取缓存器中的地址的字线部分，且在后续读取操作时，将当前目标单元的地址的字线部分与先前获取的字线地址进行比较。若两个地址不同，则当前目标存储器单元的字线并不相符；否则，所述字线相符。
[0152]
若两个字线地址不同，则在步骤312中，控制器执行电流读取操作的第一读取区段，继之以第二读取区段(步骤314)。另一方面，若两个字线地址相符，则控制器略过步骤312，且直接继续进行至步骤314以执行电流读取操作的第二读取区段。在步骤316中，电流读取操作完成。
[0153]
图4为实例流程图，其中在目标存储器单元并不与先前目标存储器单元共享字线时，通过省略第一读取区段来增大用以连续读取操作的读取速度，但若从最新第一读取区段以来已经过过多时间或进行太多连续读取操作，则无论如何都要强制进行更新。在步骤410中，控制器判定目前目标存储器单元的字线是否不同于先前目标单元的字线。若两个字线地址不同，则在步骤412中，控制器执行电流读取操作的第一读取区段。随后，在步骤414中，控制器执行电流读取操作的第二读取区段。电流读取操作随后完成(步骤416)。另一方面，若在步骤410中，控制器判定当前目标存储器单元的字线与先前目标单元的字线相同，则在步骤413中，控制器判定自从最后一次漏电流经获取是否已经过太久(在时间上或经执行的第二读取区段的数目)。若如此，则在此情况下，控制器亦执行第一读取区段412及第二读取区段414两者，且电流操作完成(步骤416)。若控制器判定在步骤413中，自从最后一次漏电流经获取尚未经过太久，则仅在此情况下，控制器略过第一读取区段412且直接继续进行至第二读取区段414。随后在步骤416中，电流读取操作完成。
[0154]
图17为实例流程图，其中在目标存储器单元并不与先前目标存储器单元共享字线时，通过省略第一读取区段来增大用以连续读取操作的读取速度，但若获取的漏电流追踪参考电压已下降至低于预定最小值的电平，则无论如何都要强制进行更新。在步骤1710中，控制器判定当前目标存储器单元的字线是否不同于先前目标单元的字线。若两个字线地址不同，则在步骤1712中，控制器执行电流读取操作的第一读取区段，且随后继续进行以在步骤1715中执行电流读取操作的第二读取区段。电流操作随后在步骤1716中完成。另一方面，若在步骤1710中，控制器判定当前目标存储器单元的字线与先前目标单元的字线相同，则在步骤1712中，控制器判定(例如参考电容732上的)参考电压是否已由于在电容器两端的电荷泄漏而下降至低于预定最小电压vmin的点。若如此，则在此情况下，控制器亦执行第一读取区段1712及第二读取区段1715两者，且电流操作完成(步骤1716)。若控制器判定在步骤1714中，参考电压尚未降至低于预定最小电压vmin，则仅在此情况下，控制器略过第一读取区段1712且直接继续进行至第二读取区段1715。随后在步骤1716中，电流读取操作完成。
[0155]
写入操作的应用
[0156]
诸多上文概念亦可应用以存储器写入操作，此是由于漏电流ioff的数据相依性亦
影响写入电流。
[0157]
图18象征性地示出用以对选定目标单元1818写入的结构。已知地，选定位线电压vbl施加于选定位线1812，未选定位线电压vubl施加于阵列中的所有其他位线1813，选定字线电压vwl施加于选定字线1814，未选定字线电压vuwl施加于阵列中的所有其他字线1815，且选定字线1814连接至写入电流源1820。电流源1820自选定字线1814汲取写入电流iwrite，其经计算以将预定值写入至目标单元1818中。作为一实施例，假设所需要的写入电流为iwrite＝100μa。然而，字线1814上的电流中的一些经由与目标单元共享字线1814的半选定存储器单元自阵列中的其他位线汲取。这些非所需要的电流为漏电流，类似于在上文所描述的读取操作的上下文中产生的漏电流。举例而言，若漏电流相当于30μa，则流经目标单元的电流将仅为100μa-30μa＝70μa，且不足以将所需要的逻辑值可靠地写入至目标单元中。可考虑增大通过电流源1820汲取的写入电流，但如在读取操作的上下文中，用以任何特定写入操作的漏电流取决于随后存储于半选定存储器单元中的逻辑值，此是由于不同经存储逻辑值而表示为不同电阻值。
[0158]
如在读取操作的上下文中，可通过根据处于第一逻辑状态中用以共享选定字线的存储器单元的数目以及处于第二逻辑状态中用以共享选定字线的存储器单元的数目，来调整自选定字线汲取的电流以缓解数据相依性问题。更具体来说，可使用图19a及图19b中象征性示出的结构。结构包含漏电流收集器1932及写入电流产生器1920，所述写入电流产生器1920可为诸如1820的电流源。选定字线1814可经由漏电流开关1926连接至漏电流收集器1932，且可经由写入电流开关1934连接至写入电流产生器1920。
[0159]
在操作中，执行「双写入操作」，其为包含第一区段及第二区段的写入操作。在第一区段中，图19a中所示出，非选择位线电压vubl施加于所有位线1812、位线1813；选择字线电压vwl施加于选定字线1814，且非选择字线电压vuwl施加于阵列中的所有其他字线1815。漏电流开关1926关闭(导通)，且写入电流开关1934开启(不导通)。随后，选定字线1814上的电流输出等于漏电流，其经获取且经存储于漏电流收集器1932中。接下来，在写入操作的第二区段中，图19b中所示出，选择位线电压vbl施加于选定位线1812，非选择位线电压vubl施加于阵列中的所有其他位线1813；选择字线电压vwl施加于选定字线1814，且非选择字线电压vuwl施加于阵列中的所有其他字线1815。漏电流开关1926保持关闭(导通)，且写入电流开关1934目前亦关闭(不导通)。写入电流产生器1920目前从字线1814汲取所需要的写入电流(在上文实例中为100μa)，但漏电流收集器1932目前从字线1814汲取额外量的电流，如先前在写入操作的第一区段中所记录(在上文实例中为30μa)。因此，来自线1814汲取的总电流为100μa 30μa＝130μa，足以补偿用以共享字线1814且经由目标单元1818所泄漏的写入电流量，并经由目标单元1818汲取所需要的100μa。由此可看出，经由第二区段中的选定单元所汲取的电流icell将等于iwrite ileak_collect-ileak，其中写入电流iwrite为通过写入电流产生器1920在字线1814上汲取的电流，ileak_collect为通过漏电流收集器1932汲取的电流，且ileak为经由共享相同字线1814的所有半选定单元汲取的漏电流。视需要，由于ileak＝ileak_collect，因此经由第二区段中的选定单元汲取的电流将等于写入电流iwrite。因此，用以写入选定单元的写入电流并不受漏电流影响。
[0160]
图20a及图20b(统称为图20)为分别示出图19a及图19b配置的电路实施示意图。在图20中，已根据如图1b中所示出的4
×
4阵列重新绘制存储器阵列1810。另外，写入电流产生
器1920已经实施为耦接至电压vwr的晶体管2016，所述电压vwr通过施加于栅极端的写入偏压电压wrbias来偏压。漏电流收集器1932已以示意性形式重新绘制，且漏电流开关1926及写入电流开关1934已经重新绘制为传输晶体管。漏电流收集器1932包含自字线1814串联连接至电压vwr的晶体管2014，所述晶体管2014的栅极端经由电容器2012连接至电压vwr。晶体管2014的栅极端亦连接至节点2018，其经由传输晶体管1926串联连接至字线1814。节点2018亦经由放电晶体管2010串联连接至电压vwr，所述放电晶体管2010的栅极导体连接至放电电压以在适当时将电容器2012上的电荷复位成零。
[0161]
在写入操作的第一区段中，电压vwl施加于选定字线1814，而电压vubl施加于所有位线2020、位线2022。传输晶体管1926为导通的，而传输晶体管1934为不导通的。阵列随后驱动至字线1814上的漏电流部分地为电容器2012充电，直至晶体管2014的栅极上的电压是晶体管2014通过实际漏电流的正确电压为止。此漏电流量以电容器2012上的电荷形式被获取。如上述所提及，此漏电流取决于存储于共享字线1814的单元中的每一者的数据值。在写入操作的第二区段中，图20b示出，传输晶体管1926不导通而传输晶体管1934导通。写入偏压电压wrbias施加于晶体管2016的栅极端，所述写入偏压电压wrbias使得晶体管2016从字线1814汲取写入电流iwrite。同时，在电容器2012上获取的电压将偏压电压施加至晶体管2014的栅极端，所述电压为正确电平，以便使得晶体管2014自字线1814汲取漏电流ileak(目前称作ileak_captured)。因此，从字线1814汲取的总电流为iwrite ileak_captured。由于经由共享字线1814的未选定单元汲取的漏电流ileak的量与ileak_captured相同，因此经由选定单元汲取的其余电流为iwrite ileak_captured-ileak，其等于所需要的写入电流iwrite。
[0162]
在本文其他处针对读取操作情形描述的所有变化同样应用于写入操作情形，且如何调适所述变化对于本领域技术人员将为显而易见的。此包含通过避免不必要的第一写入区段来加速的技术，且在不再认为经存储漏电流侦测偏压为有效的情况下，无论如何都要强制进行第一写入区段。
[0163]
上文技术可应用于具有交叉阵列结构的任何存储器中。实例包含相变存储器(phase change memory；pcm)、电阻式随机存取存储器(resistive random access memory；rram)、磁阻式随机存取存储器(magnetoresistive random access memory；mram)、铁电随机存取存储器(ferroelectric random access memory；fram)、闪存、只读存储器(read-only memory；rom)、多电平交叉结构等。实例亦包含叠层结构，所述叠层结构包含与装置选择元件串联耦接的存储元件，所述装置选择元件诸如双向临界开关(pcm ots)选择器装置。另外，可应用上文技术的读取操作包含任何操作，读取操作形成所述任何操作的一部分。此包含简单读取、写入验证、设置验证、复位验证、程序化验证、擦除验证等。
[0164]
图16、图3、图4、图17的流程图逻辑可使用处理器实施，所述处理器使用计算机程序、通过专用逻辑硬件或通过专用硬件及计算机程序的组合来程序化，所述计算机程序存储于可存取至计算机系统的存储器中且可由处理器执行，所述专用逻辑硬件包含数字/模拟电路及现场可程序化集成电路如同本文中的所有流程图，应了解可组合、并行执行或以不同序列执行许多步骤而不影响所达成功能。举例而言，在一些实施例中，首先进行读取操作的第二读取区段，且其次进行第一读取区段。在一些情况下，如本领域技术人员将了解，只要亦进行某些其他改变，重新配置步骤将达成相同结果。在其他情况下，如本领域技术人
员将了解，只要符合某些条件，重新配置步骤将达成相同结果。此外，将了解，本文中的流程图仅示出相关于理解本发明的步骤，且将理解，在特定实施例中，可在所示出的这些步骤之前、之后以及之间执行以实现所述实施例的其他功能的众多额外步骤。
[0165]
如本文中所使用，若先前信号、情况或值影响给定信号、情况或值，则给定信号、情况或值「响应」于先前信号、情况或值，若存在中间处理元件、步骤或时间段，则给定信号、情况或值仍可「响应」于先前信号、情况或值。若中间处理元件或步骤合并超过一个信号、情况或值，则将处理元件或步骤的信号输出视为「响应」于信号、情况或值输入中的每一者。若给定信号、情况或值与先前信号、情况或值相同，则此仅为仍将给定信号、情况或值视为「响应」于先前信号、情况或值的简化情况。类似地定义给定信号、情况或值对另一信号、情况或值的「相依性」。
[0166]
如本文中所使用，「标识」信息项未必需要直接指定所述信息项。信息可通过以下来「标识」字段：通过间接经由一或多个层简单地提及实际信息，或通过标识一起足以判定信息的实际项的不同信息的一或多个项。另外，术语「指示」在本文中用以意谓与「标识」相同。
[0167]
已出于说明及描述的目的提供本发明的优选实施例的前述描述。其并不试图为详尽的或将本发明限制于所公开的精确形式。显然，诸多修改及变化对于本领域技术人员而言将显而易见。具体来说且非限制性地，在本专利申请案的先前技术部分中以引用的方式描述、提出或并入的任何及所有变化以引用的方式特别地并入本发明的实施例的描述中。
[0168]
选择及描述本文中所描述的实施例以便最佳地解释本发明的原理及其实际应用，由此使得本领域技术人员能够针对各种实施例及在具有适合于所涵盖的特定用途的各种修改的情况下理解本发明。希望通过以下权利要求及其等效物定义本发明的范畴。