半导体存储器装置和操作半导体存储器装置的方法与流程

技术特征：

1.一种半导体存储器装置，包括：

存储器单元阵列，包括在第一方向上布置的多个行块，其中，所述多个行块中的每个行块包括结合到字线和位线的多个动态存储器单元，所述多个行块中的每个行块包括在与第一方向相交的第二方向上布置的多个段，不同行块中的段在第二方向上形成多个列块；

行解码器，被配置为：

接收行地址；

响应于行地址，激活所述多个行块中的第一行块的第一字线，其中，第一行块使用行地址的至少一个块地址位来标识；

基于第一熔丝信息确定第一行块是否是主块，第一熔丝信息指示第一行块是主块；

响应于确定第一行块是主块，确定所述多个行块中的第二行块是否被映射为主块的从属；

响应于确定所述多个行块中的第二行块被映射为主块的从属，激活所述多个行块中的第二行块的第二字线，以及

响应于激活第二字线，输出行块信息信号，行块信息信号指示第二字线被激活；和

列解码器，被配置为：

接收列地址；以及

基于列地址、行块信息信号和第二熔丝信息，访问所述多个动态存储器单元中的结合到第一行块的第一字线的多个第一存储器单元的部分和/或所述多个动态存储器单元中的结合到第二行块的第二字线的多个第二存储器单元的部分，第二熔丝信息指示所述多个段中的设置在主块和与列地址相关联的第一列块的交叉点处的第一段。

2.根据权利要求1所述的半导体存储器装置，

其中，所述多个段包括多个正常段和至少一个备用段，所述多个正常段中的每个正常段包括多个正常存储器单元，并且所述至少一个备用段包括多个备用存储器单元，

其中，使用激活命令接收行地址，并且

其中，使用写入命令或读取命令接收列地址。

3.根据权利要求2所述的半导体存储器装置，

其中，结合到第二字线的所述多个第二存储器单元的所述部分对应于结合到第二行块中的第二字线的多个正常存储器单元的部分，并且所述多个正常存储器单元的所述部分设置在所述多个段中的第二行块和第一列块的交叉点处的第二段。

4.根据权利要求2所述的半导体存储器装置，

其中，结合到第一字线的所述多个第一存储器单元的所述部分对应于第一行块的多个备用存储器单元的部分。

5.根据权利要求3所述的半导体存储器装置，

其中，列解码器被配置为：基于第二熔丝信息选择用于替换第一行块的第一段的第二行块中的第二段，并且

其中，第一行块的第一段包括至少一个缺陷单元。

6.根据权利要求5所述的半导体存储器装置，

其中，列解码器被配置为：使用设置在与第二行块不同的第三行块与第一列块的交叉点处的第三段来替换第二行块中的第二段，并且

其中，第三行块被映射为相对于第二行块的从属。

7.根据权利要求1所述的半导体存储器装置，

其中，行解码器包括多个行块熔丝电路，所述多个行块熔丝电路中的每个行块熔丝电路与所述多个行块中的对应的行块相关联，并且

其中，所述多个行块熔丝电路中的每个行块熔丝电路包括：

行块信息表存储装置，被配置为存储包括主位、对应的行块的行块信息和从行块信息的第一熔丝信息，主位指示对应的行块是否是主行块，从行块信息与映射到主行块的从行块的信息相关联；以及

信号生成器，被配置为至少基于从行块信息，将行块信息信号输出到列解码器。

8.根据权利要求7所述的半导体存储器装置，

其中，所述多个行块熔丝电路中的每个行块熔丝电路还包括：

缺陷地址表存储装置，被配置为存储包括在对应的行块中的至少一个缺陷单元的缺陷行地址；

行地址比较器，被配置为将行地址与缺陷行地址进行比较，以输出指示缺陷行地址是否与行地址的对应的位匹配的行匹配信号；以及

行块比较器，被配置为将行地址的至少一个块地址位和与对应的行块相关联的行块地址信息进行比较，以输出指示所述至少一个块地址位是否与行块地址信息匹配的行块匹配信号，以及

其中，信号生成器被配置为响应于行匹配信号、行块匹配信号和从行块信息而输出行块信息信号。

9.根据权利要求1所述的半导体存储器装置，

其中，列解码器包括：

多个子列解码器，分别连接到所述多个段；以及

多个修复电路，分别连接到所述多个子列解码器，并且

其中，所述多个修复电路中的每个修复电路被配置为将第一修复信号、第二修复信号、第一内部选择信号和第二内部选择信号施加到所述多个子列解码器中的对应的子列解码器，第一内部选择信号和第二内部选择信号与所述多个段中的每个段的选择相关联。

10.根据权利要求9所述的半导体存储器装置，

其中，所述多个修复电路中的每个修复电路包括：

熔丝电路，包括多个熔丝组，

其中，所述多个熔丝组中的每个熔丝组存储与所述多个段中的每个段的选择相关联的段信息；以及

信号生成器，被配置为基于行块信息信号和段信息来生成第一内部选择信号和第二内部选择信号。

11.根据权利要求10所述的半导体存储器装置，

其中，所述多个修复电路中的每个修复电路还包括：

缺陷地址表存储装置，被配置为存储所述多个段中的对应的段的至少一个缺陷单元的缺陷列地址信息；

列地址比较器，被配置为将列地址与缺陷列地址信息进行比较以输出指示列地址是否与缺陷列地址信息匹配的列匹配信号；以及

修复信号生成器，被配置为基于列匹配信号和段信息来生成第一修复信号和第二修复信号。

12.根据权利要求11所述的半导体存储器装置，

其中，所述多个子列解码器中的每个子列解码器包括：

多个正常列选择线驱动器，分别连接到所述多个行块中的每个行块的正常段；以及

至少一个备用列选择线驱动器，分别连接到所述多个行块中的至少一个备用段。

13.根据权利要求12所述的半导体存储器装置，

其中，所述多个正常列选择线驱动器中的每个正常列选择线驱动器被配置为：基于列地址、列匹配信号、第一修复信号、第二修复信号、第一内部选择信号和第二内部选择来选择列选择线，并且被配置为确定与所述多个段中的对应的段的选择相关联的第一选择信号和第二选择信号的逻辑电平。

14.根据权利要求13所述的半导体存储器装置，

其中，响应于指示列地址与缺陷列地址信息匹配的列匹配信号和指示对应的段将被第二行块中的第二段替换的段信息，所述多个正常列选择线驱动器中的每个正常列选择线驱动器使第一选择信号去激活并激活第二选择信号。

15.根据权利要求13所述的半导体存储器装置，

其中，所述多个段设置在基底的第一方向和第二方向上，并且

其中，存储器单元阵列还包括：

多个子字线驱动器区，在第一方向上设置在所述多个段之间；

多个位线感测放大器区，在第二方向上设置在所述多个段之间；

多个局部感测放大器电路，设置在所述多个位线感测放大器区中；以及

逻辑门，被配置为：对第一选择信号和第二选择信号执行逻辑运算，以将局部使能信号提供给所述多个局部感测放大器电路中的对应的局部感测放大器电路，第一选择信号的激活与第一行块的段的选择相关联，第二选择信号的激活与第二行块的段的选择相关联。

16.根据权利要求15所述的半导体存储器装置，

其中，存储器单元阵列包括多个存储体阵列，并且

其中，所述多个存储体阵列中的每个存储体阵列包括所述多个行块。

17.一种半导体存储器装置，包括：

存储器单元阵列，包括在第一方向上布置的多个行块，其中，所述多个行块中的每个行块包括结合到字线和位线的多个动态存储器单元，所述多个行块中的每个行块包括在与第一方向相交的第二方向上布置的多个段，不同行块中的段在第二方向上形成多个列块；

行解码器，被配置为：

接收行地址；

响应于行地址，激活所述多个行块中的第一行块的第一字线，其中，第一行块使用行地址的至少一个块地址位来标识；

基于第一熔丝信息确定第一行块是否是主块，第一熔丝信息指示第一行块是主块；

响应于确定第一行块是主块，确定所述多个行块中的第二行块是否被映射为主块的从属；

响应于确定所述多个行块中的第二行块被映射为主块的从属，激活所述多个行块中的第二行块的第二字线；以及

响应于激活第二字线，输出行块信息信号，行块信息信号指示第二字线被激活；

列解码器，被配置为：

接收列地址；以及

基于列地址、行块信息信号和第二熔丝信息，访问所述多个动态存储器单元中的结合到第一字线的多个第一存储器单元的部分和/或所述多个动态存储器单元中的结合到第二字线的多个第二存储器单元的部分，其中，第二熔丝信息指示所述多个段中的设置在主块和所述多个列块之中的与列地址相关联的第一列块的交叉点处的第一段；和

外围电路，被配置为基于从外部接收的命令和地址来控制行解码器和列解码器，地址包括行地址和列地址。

18.根据权利要求17所述的半导体存储器装置，

其中，外围电路包括纠错码引擎，并且

其中，纠错码引擎被配置为对将被存储在存储器单元阵列中的数据执行纠错码编码，并且被配置为对从存储器单元阵列读取的数据执行纠错码解码。

19.一种操作半导体存储器装置的方法，

其中，半导体存储器装置包括存储器单元阵列，存储器单元阵列包括在第一方向上布置的多个行块，其中，所述多个行块中的每个行块包括结合到字线和位线的多个动态存储器单元，所述多个行块中的每个行块包括在与第一方向相交的第二方向上布置的多个段，不同行块中的段在第二方向上形成多个列块，

所述方法包括：

由行解码器响应于行地址，激活所述多个行块中的第一行块的第一字线，其中，第一行块使用行地址的至少一个块地址位来标识；

由行解码器基于第一熔丝信息确定第一行块是否是主块，其中，第一熔丝信息指示第一行块是主块；

由行解码器响应于确定第一行块是主块，确定所述多个行块中的第二行块是否被映射为主块的从属；

响应于确定所述多个行块中的第二行块被映射为主块的从属，激活所述多个行块中的第二行块的第二字线；

响应于激活第二字线，生成行块信息信号，行块信息信号指示第二字线被激活；以及

由列解码器基于列地址、行块信息信号和第二熔丝信息访问所述多个动态存储器单元中的结合到第一字线的多个第一存储器单元的部分和/或所述多个动态存储器单元中的结合到第二字线的多个第二存储器单元的部分，第二熔丝信息指示所述多个段中的设置在主块和与列地址相关联的第一列块的交叉点处的第一段。

20.根据权利要求19所述的方法，

其中，所述多个段包括多个正常段和至少一个备用段，所述多个正常段中的每个正常段包括多个正常存储器单元，并且所述至少一个备用段包括多个备用存储器单元，

其中，使用激活命令接收行地址，

其中，使用写入命令或读取命令接收列地址，

其中，结合到第一行块中的第一字线的第一段包括至少一个缺陷单元，

其中，结合到第二字线的所述多个第二存储器单元的所述部分对应于结合到第二行块中的第二字线的所述多个正常存储器单元的部分，并且

其中，结合到第一字线的所述多个第一存储器单元的所述部分对应于第一行块的所述至少一个备用段之中的备用段的所述多个备用存储器单元的部分。

技术总结
公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，所述存储器单元阵列包括：多个段，设置在多个行块和多个列块的对应的交叉点处，每个行块包括结合到字线和位线的多个动态存储器单元；行解码器，响应于行地址，激活第一行块的第一字线；基于第一熔丝信息确定第一行块是否是主块以及确定第二行块是否被映射为主块的从属；激活第二行块的第二字线并输出行块信息信号；和列解码器，基于列地址、行块信息信号和第二熔丝信息访问结合到第一字线的多个第一存储器单元的部分或结合到第二字线的多个第二存储器单元的部分。

技术研发人员：金经纶;吴伦娜;辛昊炫;李载镐
受保护的技术使用者：三星电子株式会社
技术研发日：2020.05.20
技术公布日：2021.01.12