确定时钟信号的方法、设备以及计算机可读存储介质与流程

1.本技术涉及光通信技术领域，尤其涉及光通信技术领域一种确定时钟信号的方法、设备以及计算机可读存储介质。


背景技术：

2.在光通信系统中，时钟数据恢复(clock data recovery，cdr)芯片可以从接收端接收到的数据信号中提取出时钟信号，利用提取出的时钟信号对数据信号进行恢复。在cdr芯片中，主要通过调节压控振荡器(voltage controlled oscillator，vco)的频率控制字来改变vco的频率，从而影响vco输出的时钟信号的相位，当输入的数据信号的相位与vco输出的时钟信号的相位满足要求时，得到时钟信号，从而可以利用时钟信号恢复出数据信号。采用人工调整vco的频率控制字可能会产生成本，而且人工调整vco的频率准确度有限。


技术实现要素：

3.本技术实施例提供了一种确定时钟信号的方法、设备以及计算机可读存储介质，有助于节省成本，提高调整精确度。
4.第一方面，本技术实施例提供了一种确定时钟信号的方法，包括：
5.第一步骤，在确定输入的数据信号的相位与压控振荡器(voltage controlled oscillator，vco)输出的时钟信号的相位大于第一预设值的情况下，根据第一步长对所述vco当前的频率控制字进行调整，调整后的频率控制字用于所述vco输出的时钟信号。
6.第二步骤，在确定所述输入的数据信号的相位与所述vco输出的时钟信号的相位小于或等于所述第一预设值的情况下，根据第二步长对所述vco当前的频率控制字进行调整，调整后的频率控制字用于所述vco输出的时钟信号。
7.第三步骤，在确定所述输入的数据信号的相位与所述vco输出的时钟信号的相位大于所述第一预设值的情况下，根据所述第二步骤所述vco输出的时钟信号确定目标时钟信号，所述目标时钟信号用于对所述数据信号进行处理；其中，所述第二步骤在所述第一步骤之后，所述第三步骤在所述第二步骤之后。
8.在上述技术方案中，在确定输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值的情况下，根据第一步长调整vco当前的频率控制字，通过调整频率控制字调整vco的频率，进而影响vco输出的时钟信号的相位，在确定输入的数据信号的相位与调整之后的vco输出的时钟信号的相位小于或等于第一预设值的情况下，根据第二步长继续调整vco的频率控制字，直到确定输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值。分别根据第一步长和第二步长调整vco的频率控制字，使vco输出的时钟信号与输入的数据信号的数据速率从远离到接近再到远离，对应的vco输出的时钟信号的相位与输入的数据信号的相位从大于第一预设值到小于或等于第一预设值再到大于第一预设值，在小于或等于第一预设值的调整过程中确定vco输出的目标时钟信号，得到目标时钟信号后对数据信号进行恢复。这样，可以避免人工手动调整精确度有限的问题，有助于较为精
确的调整得到较为准确的目标时钟信号，同时节省成本。
9.可选地，第一设备确定输入的数据信号的相位与vco输出的第一时钟信号的相位大于第一预设值，第一设备包括频率调整单元。
10.可选地，第一步骤，第一设备设定vco的当前频率控制字为0，根据第一步长对vco的当前频率控制字进行调整。
11.在一些可能的实现方式中，所述第二步骤具体包括：在确定所述输入的数据信号的相位与所述vco输出的时钟信号的相位小于或等于所述第一预设值的情况下，根据所述第二步长对所述vco当前的频率控制字进行一次调整；共调整n次，调整n次后的频率控制字用于所述vco输出的n个时钟信号，所述n个时钟信号与n次调整一一对应，n为正整数；其中，所述根据所述第二步骤所述vco输出的时钟信号确定目标时钟信号，包括：根据所述n个时钟信号确定所述目标时钟信号。
12.可选地，根据第二步长对vco当前的频率控制字进行一次调整，判断一次输入的数据信号的相位与vco输出的时钟信号的相位是否小于或等于第一预设值。
13.可选地，根据第二步长对vco当前的频率控制字进行多次调整，判断每一次调整后输入的数据信号的相位与vco输出的时钟信号的相位是否小于或等于第一预设值，若出现输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值，则停止调整，多次调整为n次调整。
14.在一些可能的实现方式中，所述根据所述n个时钟信号确定所述目标时钟信号，包括：根据n/2，确定目标调整次数；根据所述目标调整次数对应的时钟信号确定所述目标时钟信号。
15.可选地，根据目标调整次数确定目标调整次数对应的目标频率控制字，根据目标频率控制字对应的vco输出的时钟信号确定为目标时钟信号。
16.可选地，根据目标调整次数确定目标调整次数所对应的时钟信号，确定所对应的时钟信号为目标时钟信号。
17.在一些可能的实现方式中，所述根据第一步长对所述vco当前的频率控制字进行调整，包括：按照所述第一步长增加所述vco当前的频率控制字，得到调整后的频率控制字；其中，所述根据第二步长对所述vco当前的频率控制字进行调整，包括：按照所述第二步长增加所述vco当前的频率控制字，得到调整后的频率控制字。
18.可选地，按照第一步长减小vco当前的频率控制字，得到调整后的频率控制字；其中，根据第二步长对vco当前的频率控制字进行调整，包括：按照第二步长减小vco当前的频率控制字，得到调整后的频率控制字。
19.在一些可能的实现方式中，所述第一步长与所述第二步长不同。
20.可选地，第二步长小于第一步长。通过第一步长确定输入的数据信号的相位与vco输出的时钟信号的相位从大于第一预设值变为小于或等于第一预设值，在小于或等于第一预设值情况下微调频率控制字，有助于确定较为精准的目标时钟信号。
21.可选地，第一步长与第二步长相同。
22.在一些可能的实现方式中，接收第一信号，所述第一信号用于指示所述输入的数据信号的相位与所述vco输出的时钟信号的相位为大于所述第一预设值；根据所述第一信号确定所述输入的数据信号的相位与所述vco输出的时钟信号的相位大于所述第一预设
值。
23.可选地，通过lol(loss of lock，lol)电路输出第一信号。
24.可选地，第一信号为失锁信号，用于指示锁相环路中的相位为失锁状态。
25.在一些可能的实现方式中，接收第二信号，所述第二信号用于指示所述输入的数据信号的相位与所述vco输出的时钟信号的相位为小于或等于所述第一预设值；根据所述第一信号确定所述输入的数据信号的相位与所述vco输出的时钟信号的相位小于或等于所述第一预设值。
26.可选地，通过lol(loss of lock，lol)电路输出第二信号。
27.可选地，第二信号为锁定信号，用于指示锁相环路中的相位为锁定状态。
28.在一些可能的实现方式中，所述方法适用于时钟数据恢复cdr芯片中的频率调整单元，所述cdr芯片中包括锁相环路，所述锁相环路包括所述vco和所述频率调整单元。
29.可选地，锁相环路中还包括鉴相器、电荷泵、低通滤波器中至少一项。
30.第二方面，本技术提供了一种确定时钟信号的设备，该设备具有实现上述第一方面及上述第一方面的可能实现方式中电子设备行为的功能。功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的模块或单元。例如，检测单元，频率调整单元等。
31.第三方面，本技术提供了一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，当所述计算机指令在电子设备上运行时，使得所述电子设备执行上述任一方面所述的方法。
32.可以理解的是，上述第二方面至第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
33.图1是本技术实施例提供的一种应用场景示意图；
34.图2是本技术实施例提供的另一种应用场景示意图；
35.图3是本技术实施例提供的一种确定时钟信号的方法示意图；
36.图4是本技术实施例提供的一种确定时钟信号的方法流程图；
37.图5是本技术实施例提供的另一种确定时钟信号的方法流程图；
38.图6是本技术实施例提供的用于确定时钟信号的装置示意图。
具体实施方式
39.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
40.应当理解的是，本技术提及的“多个”是指两个或两个以上。在本技术的描述中，除非另有说明，“/”表示或的意思，比如，a/b可以表示a或b；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，为了便于清楚描述本技术的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
41.在对本技术实施例进行详细地解释说明之前，先对本技术实施例的应用场景予以说明。
42.在光通信系统中，通过光模块实现光电信号的转换，由于光信号传输到一定距离时，例如长距离传输，其波形会出现一定程度的失真，接收端接收到的信号比较微弱，而且在背景噪声场的干扰下，光信号的信噪比较低，使得在接收端我们无法得到需要的数据信号，为此我们需要在接收端对接收到的数据信号进行处理以恢复出发送端发送的数据信号，即将数据信号再生，主要包括再放大、再整形和再定时。其中，再定时是指cdr，通过光模块中的cdr将嵌入数据信号中的时钟信号提取出来，利用时钟信号进行触发从而对接收到的数据重定时，恢复出发送端发送的数据信号。通常在cdr芯片结构中包括一个锁相环模块，锁相环模块中包括vco，通过调节vco的频率，使vco的频率与输入的数据信号的数据速率的差值在锁相环的锁定带宽范围内，从而完成vco输出的时钟信号的相位和输入的数据信号的相位满足要求，得到时钟信号。然而，对于特定的vco频率，锁相环路的锁定带宽有限，约为
±
300mb/s，常见的光模块的数据速率范围从24.33gb/s到28.05gb/s等，在不同的数据速率下，需要对vco的频率进行大范围调整，使vco的频率与数据速率的差值在锁相环路的锁定带宽范围内，从而使锁相环路完成vco输出的时钟信号的相位和输入的数据信号的相位满足要求，而采用人工调整vco的频率可能会产生成本，而且人工调整的精确度有限，可能不利于光通信。
43.为此，本技术实施例提供了一种确定时钟信号的方法、设备以及计算机可读存储介质，有助于节省成本，提高调整的精确度。
44.下面对本技术实施例提供的确定时钟信号的方法进行详细说明。
45.作为示例而非限定，如图1所示，示出了本技术实施例提供的一种应用场景示意图，cdr芯片的锁相环路结构中包括鉴相器、电荷泵、低通滤波器和vco，通过cdr芯片将嵌入在数据信号的时钟信号提取出来，利用提取出的时钟信号驱动d类触发器即图1中dff重定时数据，从而恢复接收到的数据信号，通过d类触发器可以输出信噪比较高的同步数据信号。在一些场景下，cdr芯片结构中包括鉴相器、低通滤波器和vco。
46.在一些实施例中，在锁相环路中，鉴相器主要用于对输入的数据信号的相位与vco的反馈信号的相位进行比较，得到两个电信号的相位差，并输出一个正比于相位差的直流电压信号，直流电压信号作用于电荷泵，电荷泵将该信号进行转换并放大，电荷泵还用于给低通滤波器的电容充放电，低通滤波器又称环路滤波器，低通滤波器主要用于将直流电压信号中的高频分量滤除，经过低通滤波器后的直流电压信号作用于vco，控制vco的频率，调整vco输出的时钟信号。
47.在一些实施例中，通过鉴相器反复鉴相即比较输入的数据信号的相位与vco输出的时钟信号的相位即图1中的vco反馈信号，反复调控vco的频率，使vco的频率与输入的数据信号的数据速率的差值在锁相环路的锁定带宽范围内，完成锁相环路的相位锁定环路工作。
48.在一些实施例中，对于特定的vco的频率，锁相环路的锁定带宽范围有限，在输入的数据信号的数据速率与vco的频率相差很远时，通过低通滤波器的直流电压信号控制调整vco的频率有限，无法使得vco的频率与输入的数据信号的数据速率的差值在锁相环路的锁定带宽范围内，例如，无法使得vco的频率与输入的数据信号的数据速率的差值在
±
300mb/s范围内，通过如图1中的频率调整单元调整vco的频率控制字即图1中vco控制字可以实现较大范围调整vco的频率，其中，vco的频率控制字是控制vco的频率的一组8bit的控制寄存器，可调整的范围为0x00至0xff，即vco的频率控制字为范围0至255，对应的vco的频率可调整的范围为24ghz至28ghz，可以满足光模块的数据信号的数据速率范围从24.33gb/s到28.05gb/s。
49.在一些实施例中，cdr芯片的锁相环路结构中还包括lol电路，lol电路输出的指示信号即电平信号用于确定锁相环路的相位锁定状态，当lol电路的指示信号指示锁相环路的相位锁定状态为失锁状态时，即输入的数据信号的数据速率与vco频率之间的差值大于锁相环路的锁定带宽，频率调整单元开始调整vco的频率控制字。例如，lol电路输出的电平信号为1，表示锁相环路中的相位为失锁状态；lol电路输出的电平信号为0，表示锁相环路中的相位为锁定状态。
50.在一些实施例中，cdr芯片的锁相环路结构中还包括信号检测单元和数字转换器(analog to digitsl，adc)，如图2所示，通过信号检测单元检测是否有数据信号的输入或者输入的数据信号的数据速率是否发生变化，从而确定频率调整单元是否开始调整vco的频率控制字，通过数字转换器可以将电荷泵输出的直流电压值转换为数值，方便频率调整单元进行判断处理。例如，电荷泵输出的电压范围为0.6v～1.5v，通过数字转换器转换后对应的数字范围为1～15。例如，电荷泵输出的电压值为0.6v对应的adc模块输出的数值为1，电荷泵输出的电压值为1.5v对应的adc模块输出的数值为15。频率调整单元根据电荷泵输出的直流电压信号即直流电压值与vco的频率控制字之间的规律，确定锁相环路是否完成相位锁定环路工作。
51.作为一种示例，信号检测单元输出的指示信号los信号(loss of signal，los)为低电平信号，指示频率调整单元开始调整vco的频率控制字，当los信号为高电平信号时，频率调整单元不需要调整vco的频率控制字。例如，0表示低电平信号，1表示高电平信号。
52.下面结合附图描述本技术实施例中确定时钟信号的方法。
53.如图3所示，示出了本技术实施例提供的确定时钟信号的方法。方法包括：
54.s310，第一步骤，第一设备在确定输入的数据信号的相位与压控振荡器vco输出的时钟信号的相位大于第一预设值的情况下，根据第一步长对vco当前的频率控制字进行调整，调整后的频率控制字用于vco输出的时钟信号。
55.在一些实施例中，第一设备包括频率调整单元。
56.在一些实施例中，第一设备根据第一信号确定输入的数据信号的相位与压控振荡器vco输出的时钟信号的相位大于第一预设值。
57.在一些实施例中，第一信号可以为如图1中lol电路输出的失锁信号，例如lol电平信号为1。
58.在一些实施例中，第一信号可以为如图2中信号检测单元输出的los低电平信号，例如，los电平信号为0。
59.在一些实施例中，第一设备将vco当前的频率控制字设定为预设值后，根据第一步长调整vco当前的频率控制字。例如，第一设备设置vco当前的频率控制字为0，第一步长为4，根据第一步长增加调整vco当前的频率控制字，得到调整后的频率控制字为4。例如，第一设备设置vco的当前频率控制字为255，第一步长为4，根据第一步长减小调整vco的频率控
制字，得到调整后的频率控制字为251。
60.s320，第二步骤，第一设备在确定输入的数据信号的相位与vco输出的时钟信号的相位小于或等于第一预设值的情况下，根据第二步长对vco当前的频率控制字进行调整，调整后的频率控制字用于vco输出的时钟信号。
61.在一些实施例中，第一设备根据第二信号确定输入的数据信号的相位与vco输出的时钟信号的相位小于或等于第一预设值。
62.在一些实施例中，第二信号可以为如图1中lol电路输出的锁定信号，例如，lol电平信号为0。
63.在一些实施例中，第二信号为频率调整单元根据接收到的adc输入的连续至少两个数值中出现数值变化与频率控制字的调整呈规律变化时对应的规律信号。例如，在第一步骤中，第一设备设置vco的频率控制字为0，对应的电荷泵输出的电压值为1.5v，对应的锁相环路中的相位为失锁状态，在根据第一步长增加调整vco的频率控制字一段过程后，vco的频率与数据信号的数据速率逐渐接近，影响鉴相器比较两个电信号的相位差的比较结果，使得鉴相器输出的直流电压信号减小，从而使电荷泵输出的电压值从1.5v开始出现下降趋势，说明锁相环路中的相位为锁定状态。
64.在一些实施例中，第一设备在第一步骤根据第一步长增加vco的频率控制字，第一设备在第二步骤根据第二步长增加vco的频率控制字。
65.可选地，第二步长小于第一步长，第一设备根据第二步长在锁相环路锁定状态下微调vco的频率控制字，便于在第二步骤中确定较为精准的目标时钟信号。
66.可选地，第二步长与第一步长相同，第一设备根据同一步长调整vco的频率控制字。
67.在一些实施例中，第一设备在第一步骤根据第一步长减小vco的频率控制字，第一设备在第二步骤根据第二步长减小vco的频率控制字。
68.在一些实施例中，第一设备在第二步骤，根据第二步长对vco当前的频率控制字进行一次调整，确定输入的数据信号的相位与vco输出的时钟信号的相位是否小于或等于第一预设值。
69.在一些实施例中，第一设备根据第二步长根据第二步长对vco当前的频率控制字进行多次调整，确定每次调整后输入的数据信号的相位与vco输出的时钟信号的相位是否小于或等于第一预设值，当出现输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值时，停止调整，所进行的多次调整的调整次数为n次，得到n次调整后的频率控制字对应的vco输出的n个时钟信号，n个时钟信号与n次调整一一对应。
70.s330，第三步骤，第一设备在确定输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值的情况下，根据第二步骤vco输出的时钟信号确定目标时钟信号，目标时钟信号用于对数据信号进行处理；其中，第二步骤在第一步骤之后，第三步骤在第二步骤之后。
71.在一些实施例中，第一设备在第二步骤的n次调整中确定目标时钟信号，通过确定n次调整过程中中间调整次数，将中间调整次数对应的时钟信号确定为目标时钟信号。例如，总共调整n次，根据n/2确定中间调整次数，当n为偶数时，确定n/2次为中间调整次数；当n为奇数时，以n/2为基准，确定离n/2最近的一次调整次数为中间调整次数。
72.在一些实施例中，第一设备根据第二步骤中n次调整的频率控制字的调整范围确定出中间调整的频率控制字，将中间调整的频率控制字对应的vco输出的时钟信号确定为目标时钟信号。
73.在一些实施例中，第一设备在确定锁相环路完成相位锁定环路工作后，根据第二步长继续调整vco的频率控制字，使电荷泵输出的电压值为工作区间的中间电压值，例如，电荷泵输出的电压值范围为0.6v至1.5v，中间电压值在1.1v附近，对应的vco的输出时钟信号为目标时钟信号。
74.在一些实施例中，第一设备判断电荷泵输出的电压值是否随着频率控制字的调整发生预设变化之前，需要经历延时时间，例如延时时间为10us，这样可以保证vco输出的时钟信号达到稳定，电荷泵输出的电压值达到稳定。
75.示例性的，如图4所示，示出了本技术实施例提供的一种确定时钟信号的流程图。第一设备根据lol电平信号为1即输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值确定设置vco当前的频率控制字，即第一步骤，根据第一步长(步长＝4)开始增大调整vco当前的频率控制字，每根据第一步长调整一次频率控制字得到一次调整后的频率控制字，调整后的频率控制字为当前的频率控制字，并在每次调整后判断是否lol电平信号为0，例如，vco当前的频率控制字为4，第一设备根据第一步长进行调整，调整后的频率控制字为8，即vco当前的频率控制字为8；当出现lol电平信号为0即输入的数据信号的相位与vco输出的时钟信号的相位小于或等于第一预设值时，即第二步骤，第一设备根据第二步长(步长＝1)继续增大调整vco当前的频率控制字，每根据第二步长调整一次频率控制字得到一次调整后的频率控制字，调整后的频率控制字为当前的频率控制字，并在每次调整后判断是否lol电平信号为1，例如，vco当前的频率控制字为124，第二设备根据第二步长进行调整，调整后的频率控制字为125，即vco当前的频率控制字为125；当出现lol电平信号为1即输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值时，即第三步骤，第一设备根据第二步骤的调整中确定目标时钟信号，例如，第一设备根据第二步骤中所调整的频率控制字的变化范围确定范围中的中间频率控制字，将中间频率控制字对应的vco输出的时钟信号为目标时钟信号。
76.示例性的，如图5所示，示出了本技术实施例提供的另一种确定时钟信号的流程图。第一设备根据los电平信号为0确定有低电平信号产生时，开始设置vco当前的频率控制字，例如，vco当前的频率控制字设置为0，经过延时10us时间后，得到电荷泵输出的电压值，根据第一步长(步长＝4)继续增加设置vco当前的频率控制字，经过延时10us时间后，得到电荷泵输出的电压值，判断电荷泵输出的电压值是否随着vco的频率控制字的增大而减小，确定锁相环是否完成相位锁定环路工作，若出现电荷泵输出的电压值随着vco的频率控制字的增大而减小，第一设备根据第二步长(步长＝1)微调vco当前的频率控制字，使电荷泵输出的电压值为1.1v附近，从而使锁相环路锁定在工作区间的中点，此时vco输出的时钟信号即为目标时钟信号。
77.示例性的，图6是本技术实施例提供的一种确定时钟信号的设备600的结构示意图，设备600可以包括检测模块610和处理模块620等。
78.其中，检测模块610用于确定输入的数据信号的相位与vco输出的时钟信号的相位大于第一预设值，或者确定输入的数据信号的相位与vco输出的时钟信号的相位小于或等
于第一预设值，处理模块620用于根据第一步长对vco当前的频率控制字进行调整，或者根据第二步长对vco当前的频率控制字进行调整，或者根据第二步骤vco输出的时钟信号确定目标时钟信号。
79.在一些实施例中，检测模块610可以是图1中的lol电路。
80.在一些实施例中，检测模块610可以是图2中的信号检测单元。
81.在一些实施例中，处理模块620可以包括图1中或者图2中的频率调整单元。
82.在一些实施例中，处理模块620可以包括图1中的鉴相器、电荷泵、低通滤波器、vco以及频率调整单元等。
83.在一些实施例中，处理模块620可以包括图2中的鉴相器、电荷泵、低通滤波器、vco、adc以及频率调整单元等。
84.本实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当该计算机指令在设备上运行时，使得设备能执行上述相关方法步骤实现上述实施例中的用于确定时钟信号的方法。
85.本实施例还提供了一种计算机程序产品，当该计算机程序产品在计算机上运行时，使得计算机执行上述相关步骤，以实现上述实施例中的用于确定时钟信号的方法。
86.另外，本技术的实施例还提供一种装置，这个装置具体可以是芯片，组件或模块，该装置可包括相连的处理器和存储器；其中，存储器用于存储计算机执行指令，当装置运行时，处理器可执行存储器存储的计算机执行指令，以使芯片执行上述各方法实施例中的用于确定时钟信号的方法。
87.其中，本实施例提供的设备、计算机存储介质、计算机程序产品或芯片均用于执行上文所提供的对应的方法，因此，其所能达到的有益效果可参考上文所提供的对应的方法中的有益效果，此处不再赘述。
88.需要说明的是，上述模块之间的信息交互、执行过程等内容，由于与本技术方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。
89.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
90.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
91.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出
本技术的范围。
92.在本技术所提供的实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
93.作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
94.上述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。