技术特征：
1.一种用于生成针对消息的校验字节的前向纠错(FEC)编解码器，包括：
端口编码器，其用于对针对当前时钟周期的所述消息的输入字节的当前集合执行一组操作，其中，所述端口编码器包括：
存储单元，其用于存储第一阶段结果，所述第一阶段结果是基于针对从第一时钟周期到紧接在所述当前时钟周期之前的时钟周期的所有时钟周期的所述消息的输入字节的先前集合而累积的；
伽罗瓦域乘法器，其耦合到所述存储单元，所述伽罗瓦域乘法器用于接收所述第一阶段结果和针对所述当前时钟周期的alpha的第一幂，并且对所述第一阶段结果和所述alpha的第一幂执行伽罗瓦域乘法以生成所述当前时钟周期的第一伽罗瓦域乘积；以及
求和单元，其耦合到所述伽罗瓦域乘法器和所述存储单元，所述求和单元用于对基于所述当前时钟周期的合并的字节的内部输入和所述第一伽罗瓦域乘积执行伽罗瓦域加法，以生成第二阶段结果并且将其存储在所述存储单元中，以供随后用于生成所述校验字节；
其中，所述当前时钟周期的所述合并的字节是基于所述输入字节的当前集合和所述alpha的多个幂的第二集合生成的多个伽罗瓦域乘积的第二集合的伽罗瓦域总和，所述多个伽罗瓦域乘积的第二集合中的一个伽罗瓦域乘积是所述输入字节的当前集合中的一个输入字节与从所述alpha的多个幂的第二集合中选择的所述alpha的一个幂的伽罗瓦域乘积，以及
其中，所述alpha是伽罗瓦域上的本原多项式的单位根。
2.根据权利要求1所述的FEC编解码器，其中，所述伽罗瓦域乘法器是第一伽罗瓦域乘法器，并且所述端口编码器还包括：
多个伽罗瓦域乘法器的第二集合，其用于基于所述输入字节的当前集合和所述alpha的多个幂的第二集合来生成所述多个伽罗瓦域乘积的第二集合；以及
一个或多个伽罗瓦域加法器，其耦合到所述多个伽罗瓦域乘法器的第二集合，所述一个或多个伽罗瓦域加法器用于基于所述多个伽罗瓦域乘积的第二集合来生成所述当前时钟周期的所述合并的字节。
3.根据权利要求1所述的FEC编解码器，其中，所述伽罗瓦域乘法器是第一伽罗瓦域乘法器，并且所述端口编码器还包括：
第二伽罗瓦域乘法器，其用于对所述合并的字节和所述alpha的第二幂执行伽罗瓦域乘法以生成临时乘积；以及
选择器，其耦合到所述第二伽罗瓦域乘法器，所述选择器用于选择所述合并的字节或所述临时乘积作为对所述求和单元的所述内部输入。
4.根据权利要求1所述的FEC编解码器，其中，所述存储单元是所述端口编码器的第一存储单元，并且所述端口编码器还包括第二存储单元，所述第二存储单元用于存储所述输入字节的当前集合和所述alpha的多个幂的第二集合。
5.根据权利要求1所述的FEC编解码器，其中，在紧接在所述当前时钟周期的下一时钟周期，所述端口编码器用于对针对所述下一时钟周期的所述消息的输入字节的集合执行一组操作，其中：
所述伽罗瓦域乘法器还用于进行以下操作：从所述存储单元接收所述第二阶段结果；接收针对所述下一时钟周期的所述alpha的第二幂；以及对所述第二阶段结果和所述alpha的第二幂执行伽罗瓦域乘法以生成所述下一时钟周期的第三伽罗瓦域乘积；并且
所述求和单元被布置为基于所述下一时钟周期的合并的字节和所述下一时钟周期的所述第三伽罗瓦域乘积来执行伽罗瓦域加法，以生成第三阶段结果并且将其存储在所述存储单元中，以供随后用于生成所述校验字节，
其中，所述下一时钟周期的所述合并的字节是基于针对所述下一时钟周期的所述消息的输入字节的集合和所述alpha的多个幂的第二集合生成的多个伽罗瓦域乘积的第三集合的伽罗瓦域总和，所述多个伽罗瓦域乘积的第三集合中的一个伽罗瓦域乘积是针对所述下一时钟周期的所述消息的输入字节的集合中的一个输入字节与从所述alpha的多个幂的第二集合中选择的所述alpha的一个幂的伽罗瓦域乘积。
6.根据权利要求5所述的FEC编解码器，其中，针对所述下一时钟周期的所述alpha的第二幂具有与针对所述当前时钟周期的所述alpha的第一幂相同的值。
7.根据权利要求1所述的FEC编解码器，其中，所述求和单元是第一求和单元，并且所述端口编码器还包括耦合到所述伽罗瓦域乘法器的第二求和单元，其中，所述第二求和单元用于基于所述当前时钟周期的所述合并的字节和所述第一伽罗瓦域乘积来执行伽罗瓦域加法以生成最终总和，以供随后用于生成所述校验字节，其中，所述当前时钟周期的所述合并的字节是基于所述输入字节的当前集合和所述alpha的多个幂的第二集合生成的所述多个伽罗瓦域乘积的第二集合的伽罗瓦域总和。
8.根据权利要求7所述的FEC编解码器，其中，所述伽罗瓦域乘法器是第一伽罗瓦域乘法器，并且所述端口编码器还包括耦合到所述第二求和单元的第二伽罗瓦域乘法器；
其中，所述第二伽罗瓦域乘法器用于进行以下操作：接收由所述第二求和单元生成的所述最终总和；接收所述alpha的第二幂；以及对所述最终总和与所述alpha的第二幂执行伽罗瓦域乘法以生成针对所述消息的所述校验字节。
9.根据权利要求7所述的FEC编解码器，其中，所述端口编码器还包括：
第一选择器，其用于基于所述当前时钟周期来选择要被发送给所述第一求和单元或所述第二求和单元的所述当前时钟周期的所述合并的字节；
第二选择器，其用于基于所述当前时钟周期来选择针对所述当前时钟周期的所述alpha的第一幂。
10.根据权利要求1所述的FEC编解码器，其中，所述本原多项式是alpha^8 alpha^4 alpha^3 alpha^2 1，并且所述伽罗瓦域是GF(28)。
11.根据权利要求1所述的FEC编解码器，其中，所述多个伽罗瓦域乘积的第二集合包括11个伽罗瓦域乘积，针对所述当前时钟周期的多个输入字节的集合包括不超过11个输入字节，并且所述alpha的多个幂的第二集合包括所述alpha的从1到11的幂。
12.根据权利要求1所述的FEC编解码器，其中，所述端口编码器是第一端口编码器，并且所述FEC编解码器还包括一个或多个附加的端口编码器，其中，所述一个或多个附加的端口编码器中的每个端口编码器与所述第一端口编码器相同地构成。
13.根据权利要求12所述的FEC编解码器，其中，所述FEC编解码器被设置在PCI-e总线中，并且所述FEC编解码器包括总共1个端口编码器，其包括用于所述PCI-e总线中的×16链路的所述第一端口编码器；或者
其中，所述FEC编解码器包括总共2个端口编码器，其包括用于所述PCI-e总线中的×8链路的所述第一端口编码器和一个或多个编码器；或者
其中，所述FEC编解码器包括总共4个端口编码器，其包括用于所述PCI-e总线中的×4链路的所述第一端口编码器和一个或多个编码器；或者
其中，所述FEC编解码器包括总共8个端口编码器，其包括用于所述PCI-e总线中的×2链路的所述第一端口编码器和一个或多个编码器；或者
其中，所述FEC编解码器包括总共16个端口编码器，其包括用于所述PCI-e总线中的×1链路的所述第一端口编码器和一个或多个编码器；以及
所述多个输入字节是微片的一部分。
14.根据权利要求1-13中任一项所述的FEC编解码器，其中，所述FEC编解码器包括解码器，并且所述端口编码器被包括在所述解码器中，并且其中，所述解码器还包括伽罗瓦域加法器，所述伽罗瓦域加法器用于对所述第一阶段结果或所述第二阶段结果执行按位XOR，以识别所述消息的错误位置。
15.一种通信设备，包括：
多个前向纠错(FEC)编码器的集合，每个FEC编码器接收输入消息，所述输入消息是到所述通信设备的输入串的一部分；以及
其中，FEC编码器还被布置为将到所述FEC编码器的所述输入消息划分为多个输入子串，以在多个时钟周期中将其馈送到所述FEC编码器的一个或多个端口编码器中，从而生成针对到所述FEC编码器的所述输入消息的校验字节，其中，当前时钟周期的输入子串包括针对所述当前时钟周期的所述消息的输入字节的当前集合，并且其中，所述一个或多个端口编码器中的端口编码器包括：
多个伽罗瓦域乘法器的集合，其用于基于所述消息的所述输入字节的当前集合和alpha的多个幂的集合来生成多个伽罗瓦域乘积的集合，所述多个伽罗瓦域乘积的集合中的一个伽罗瓦域乘积是所述输入字节的当前集合中的一个输入字节与从所述alpha的多个幂的集合中选择的所述alpha的一个幂的伽罗瓦域乘积，并且其中，所述alpha是伽罗瓦域上的本原多项式的单位根；
一个或多个伽罗瓦域加法器，其耦合到所述多个伽罗瓦域乘法器的集合，所述一个或多个伽罗瓦域加法器用于生成所述多个伽罗瓦域乘积的集合的伽罗瓦域总和作为所述当前时钟周期的合并的字节；以及
存储单元，其用于存储所述当前时钟周期的阶段结果，所述阶段结果是基于针对从第一时钟周期到紧接在所述当前时钟周期之前的时钟周期的所有时钟周期的所述消息的输入字节的先前集合而累积的，其中，基于所述当前时钟周期的所述合并的字节和被存储在所述端口编码器的所述存储单元中的阶段结果来生成针对到所述FEC编码器的所述输入消息的所述校验字节。
16.根据权利要求15所述的通信设备，其中，所述阶段结果是第一阶段结果，并且所述端口编码器还包括：
伽罗瓦域乘法器，其耦合到所述存储单元，所述伽罗瓦域乘法器用于接收所述第一阶段结果和针对所述当前时钟周期的所述alpha的幂，并且对所述第一阶段结果和所述alpha的幂执行伽罗瓦域乘法以生成所述当前时钟周期的第二伽罗瓦域乘积；以及
求和单元，其耦合到所述伽罗瓦域乘法器和存储单元，所述求和单元用于对基于所述当前时钟周期的所述合并的字节的内部输入和所述第二伽罗瓦域乘积执行伽罗瓦域加法，以生成第二阶段结果并且将其存储在所述存储单元中，以供随后用于生成所述校验字节。
17.根据权利要求15所述的通信设备，其中，用于馈送到所述多个FEC编码器的集合的多个输入消息中的任何两个消息具有相等的长度。
18.根据权利要求15-17中任一项所述的通信设备，其中，所述通信被设备布置在PCI-e总线中，到所述FEC编码器的所述输入消息是微片的一部分，并且生成针对到所述FEC编码器的所述输入消息的所述校验字节的所述多个时钟周期的数量取决于所述微片的大小和所述端口编码器的宽度。
19.根据权利要求18所述的通信设备，其中，所述FEC编码器用于针对所述PCI-e总线中的×16链路在2个周期中、针对所述PCI-e总线中的×8链路在4个周期中、或针对所述PCI-e总线中的×2链路在8个周期中，生成针对到所述FEC编码器的所述输入消息的所述校验字节。
20.根据权利要求18所述的通信设备，还包括：
交织器，其耦合到所述多个FEC编码器的集合，以接收针对到所述FEC编码器的所述输入消息的所述校验字节，从而生成输出串，所述输出串包括所述输入串加上由所述多个FEC编码器的集合生成的多个校验字节。
21.一种用于前向纠错(FEC)编解码器生成针对消息的校验字节的方法，包括：
在当前时钟周期通过所述FEC编解码器的端口编码器接收到所述端口编码器的所述消息的输入字节的当前集合；
生成所述当前时钟周期的合并的字节，其中，所述合并的字节是基于所述输入字节的当前集合和alpha的多个幂的第一集合生成的多个伽罗瓦域乘积的第一集合的伽罗瓦域总和，所述多个伽罗瓦域乘积的第一集合中的一个伽罗瓦域乘积是所述输入字节的当前集合中的一个输入字节与从所述alpha的多个幂的第一集合中选择的所述alpha的一个幂的伽罗瓦域乘积；
在所述当前时钟周期从所述端口编码器的存储单元提供第一阶段结果，所述第一阶段结果是基于针对从第一时钟周期到紧接在当前时钟周期之前的时钟周期的所有时钟周期的所述消息的输入字节的先前集合而累积的；
通过所述端口编码器的伽罗瓦域乘法器，对所述第一阶段结果和所述alpha的第二幂执行伽罗瓦域乘法以生成所述当前时钟周期的第二伽罗瓦域乘积；以及
通过所述端口编码器的求和单元，对基于所述当前时钟周期的所述合并的字节的内部输入和所述第二伽罗瓦域乘积执行伽罗瓦域加法，以生成第二阶段结果并且将其存储在所述存储单元中，以供随后用于生成所述校验字节；
其中，所述alpha是伽罗瓦域上的本原多项式的单位根。
22.根据权利要求21所述的方法，还包括：
对所述合并的字节和所述alpha的第二幂执行伽罗瓦域乘法以生成临时乘积；以及
选择所述合并的字节或所述临时乘积作为所述求和单元的所述内部输入，以执行所述伽罗瓦域加法来生成所述第二阶段结果。
23.根据权利要求21所述的方法，还包括：
基于所述当前时钟周期的所述合并的字节和所述第一伽罗瓦域乘积来执行伽罗瓦域加法以生成最终总和，以供随后用于生成所述校验字节，其中，所述当前时钟周期的所述合并的字节是基于所述输入字节的当前集合和所述alpha的多个幂的第一集合生成的所述多个伽罗瓦域乘积的第一集合的伽罗瓦域总和。
24.根据权利要求23所述的方法，还包括：
接收由第二求和单元生成的所述最终总和；
接收所述alpha的第二幂；以及
对所述最终总和与所述alpha的第二幂执行伽罗瓦域乘法以生成针对所述消息的所述校验字节。
25.根据权利要求21-24中任一项所述的方法，其中，所述本原多项式是alpha^8 alpha^4 alpha^3 alpha^2 1，并且所述伽罗瓦域是GF(28)。
技术总结
本文的实施例描述了一种用于生成针对消息的校验字节的FEC编解码器。该FEC编解码器包括具有存储单元、伽罗瓦域乘法器和求和单元的端口编码器。存储单元存储第一阶段结果，该第一阶段结果是基于针对从第一时钟周期到紧接在当前时钟周期之前的时钟周期的所有时钟周期的消息的输入字节的先前集合而累积的。伽罗瓦域乘法器对第一阶段结果和alpha的幂执行伽罗瓦域乘法以生成伽罗瓦域乘积。求和单元对基于当前时钟周期的合并的字节的内部输入和伽罗瓦域乘积执行伽罗瓦域加法，以生成第二阶段结果，以供随后用于生成校验字节。可以描述和/或要求保护其他实施例。
技术研发人员：D·达斯夏尔马;S·乔德里;
受保护的技术使用者：英特尔公司;
技术研发日：2020.12.25
技术公布日：2021.10.12
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
