一种时钟信号降频检测装置的制作方法

1.本技术涉及电子设备技术领域，具体而言，涉及一种时钟信号降频检测装置。


背景技术：

2.目前，在当前5g技术迅速发展的形势下，各类终端电子产品都开始在设计中加入了5g无线通信模组。其中模组厂商首先要保证模组功能以及管脚测试是正常的。在出货前，首先需要在工厂进行功能以及管脚测试，模组的gpio(general
‑
purpose input/output，通用型输入输出)管脚一般可以通过mcu(microcontroller unit，微控制单元)的gpio管脚检测高低电平即可。
3.现有技术中，通信模组的时钟信号对于mcu来说检测难度大，比如32.768khz正弦波信号，检测效率低且检测精度差，无法覆盖通信模组的所有管脚测试，难以保证出货的通信模组的良品率，从而导致通信模组存在隐藏的风险。


技术实现要素：

4.本技术实施例的目的在于提供一种时钟信号降频检测装置，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。
5.本技术实施例提供了一种时钟信号降频检测装置，包括比较器电路、计数器电路和检测电路；
6.所述比较器电路的输入端连接通信模组，所述通信模组发送正弦信号至所述比较器电路，所述比较器电路的输出端连接所述计数器电路的输入端，所述比较器电路将所述正弦信号转换为方波信号，并将所述方波信号发送至所述计数器电路；
7.所述计数器电路设置有多个输出端，所述计数器电路的多个输出端用于输出不同频率的次级方波信号，所述计数器电路的其中一个输出端连接所述检测电路。
8.在上述实现过程中，该时钟信号降频检测装置包括比较器电路、计数器电路和检测电路，其中比较器电路可以将通信模组发出的正弦信号转换为同频率的方波信号，计数器电路可以将方波信号进行降频，计数器电路根据不同的输出端输出不同频率的次级方波信号，从而满足检测电路对于信号频率的要求，方便检测；从而，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。
9.进一步地，所述比较器电路包括单通道电压比较器，所述单通道电压比较器的输入端包括in 端和in
‑
端，所述in 端连接所述通信模组，所述in
‑
端连接电源端。
10.在上述实现过程中，单通道电压比较器包括两个输入端in 端和in
‑
端，其中in 端连接通信模组，in
‑
端连接电源端；单通道电压比较器将in 端和in
‑
端各自输入的信号进行电压比较，从而将通信模组输入的正弦信号转换为同频率的方波信号。
11.进一步地，所述比较器电路还包括第一电阻，所述第一电阻分别连接所述in
‑
端和所述电源端。
12.进一步地，所述比较器电路还包括第二电阻，所述第二电阻的一端连接所述in
‑
端，所述第二电阻的另一端接地。
13.在上述实现过程中，第一电阻和第二电阻用于分压。
14.进一步地，所述比较器电路还包括第三电阻，所述第三电阻分别连接所述单通道电压比较器的输出端和所述in
‑
端。
15.进一步地，所述比较器电路还包括第一电容，所述第一电容的一端连接所述电源端，所述第一电容的另一端接地。
16.进一步地，所述计数器电路包括二进制计数器，所述二进制计数器的输入端连接所述比较器电路的输出端，所述二进制计数器的多个输出端对所述方波信号进行分频。
17.在上述实现过程中，二进制计数器可以对输入的方波信号进行分频，每个输出端输出不同频率的次级方波信号，每个次级方波信号的频率与方波信号的频率相差2次幂的倍数。
18.进一步地，所述计数器电路还包括第二电容，所述第二电容的一端连接所述二进制计数器的电源端，所述第二电容的另一端接地。
19.进一步地，所述计数器电路还包括第四电阻，所述第四电阻的一端连接所述二进制计数器的其中一个输出端，所述第四电阻的另一端分别连接所述检测电路。
20.进一步地，所述二进制电路还包括第五电阻，所述第五电阻的一端连接所述第四电阻的另一端，所述第五电阻的另一端接地。
21.在上述实现过程中，第四电阻和第五电阻用于分压。
22.本技术公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本技术公开的上述技术即可得知。
23.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
24.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
25.图1为本技术实施例提供的时钟信号降频检测装置的电路示意图；
26.图2为本技术实施例提供的比较器电路的电路示意图；
27.图3为本技术实施例提供的计数器电路的电路示意图。
具体实施方式
28.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
29.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
30.本技术实施例提供了一种时钟信号降频检测装置，可以应用于通信模组的功能以及管脚测试，例如5g无线通信模组的功能以及管脚测试；该时钟信号降频检测装置包括比
较器电路、计数器电路和检测电路，其中比较器电路可以将通信模组发出的正弦信号转换为同频率的方波信号，计数器电路可以将方波信号进行降频，计数器电路根据不同的输出端输出不同频率的次级方波信号，从而满足检测电路对于信号频率的要求，方便检测；从而，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。
31.请参见图1，图1为本技术实施例提供的时钟信号降频检测装置的电路示意图，该时钟信号降频检测装置包括比较器电路100、计数器电路200和检测电路300，以及通信模组400。
32.示例性地，比较器电路100的输入端连接通信模组400，通信模组400发送正弦信号至比较器电路100，比较器电路100的输出端连接计数器电路200的输入端，比较器电路100将正弦信号转换为方波信号，并将方波信号发送至计数器电路200。
33.示例性地，计数器电路200设置有多个输出端，计数器电路200的多个输出端用于输出不同频率的次级方波信号，计数器电路200的其中一个输出端连接检测电路300。
34.示例性地，检测电路300包括mcu(microcontrollerunit，微控制单元)，计数器电路200输出的次级方波信号与mcu的gpio(general
‑
purpose input/output，通用型输入输出)管脚连接；gpio管脚配置为外部中断，同时使用mcu内部的定时器。
35.可选地，检测电路的输入端，即gpio管脚配置为外部中断(上升沿或下降沿)，同时使用定时器记录两个上升沿或者下降沿所需时间即为时钟周期，其倒数即为时钟频率。
36.在一些实施场景中，通信模组为5g无线通信模组，可以输出32.768khz的正弦信号；比较器电路100的输入端输入32.768khz的正弦信号，并将其转换为32.768khz的方波信号，然后将32.768khz的方波信号传输至计数器电路200的输入端；通过计数器电路200的降频，将32.768khz的方波信号分频为64hz的次级方波信号，由检测电路对64hz的次级方波信号进行检测；通过本技术实施例提供的时钟信号降频检测装置，最终实现的功能是把32.768khz的正弦波转化为64hz的方波，输入检测电路进行检测。
37.在一些实施方式中，该时钟信号降频检测装置包括比较器电路100、计数器电路200和检测电路300，其中比较器电路100可以将通信模组400发出的正弦信号转换为同频率的方波信号，计数器电路200可以将方波信号进行降频，计数器电路200根据不同的输出端输出不同频率的次级方波信号，从而满足检测电路300对于信号频率的要求，方便检测；从而，该时钟信号降频检测装置可以实现提高检测效率和检测精度，保证通信模组的良品率的技术效果。
38.请参见图2，图2为本技术实施例提供的比较器电路的电路示意图。
39.示例性地，比较器电路100包括单通道电压比较器，单通道电压比较器的输入端包括in 端和in
‑
端，in 端连接通信模组400，in
‑
端连接电源端。
40.示例性地，单通道电压比较器包括两个输入端in 端和in
‑
端，其中in 端连接通信模组400，in
‑
端连接电源端；单通道电压比较器将in 端和in
‑
端各自输入的信号进行电压比较，从而将通信模组400输入的正弦信号转换为同频率的方波信号。
41.在一些实施方式中，单通道电压比较器的in 端连接通信模组400的输出端，即连接sleep_clk信号，in
‑
端vdd_3v3，即连接3.3v且经电阻分压后的电压信号。
42.可选地，单通道电压比较器的输出端(out端)输出为32.768khz的方波信号。
43.示例性地，单通道电压比较器的基本功能是比较两个电压的大小，并由输出的高电平或低电平来反映比较结果。运放在电路中处于开环状态(有时还要引入正反馈来改善性能)，两个输入量分别施加于运放的两个不同的输入端，其中一个是参考电压u
r
，一个是输入信号u
i
。当参考电压是0时，也称过零比较器。电压比较器主要用于比较、定时、延迟、电平转换等，在制冷装置上的应用很多，例如用于温控电路、复位电路、3min延时比较电路等。
44.示例性地，单通道电压比较器可以使用tlv7011型号的单通道电压比较器；应理解，此处单通道电压比较器的型号仅作为示例而非限定，单通道电压比较器也可以采用其他型号。
45.示例性地，比较器电路100还包括第一电阻r1，第一电阻r1分别连接in
‑
端和电源端。
46.可选地，第一电阻r1的电阻值为3.3kω。
47.示例性地，比较器电路100还包括第二电阻r2，第二电阻r2的一端连接in
‑
端，第二电阻r2的另一端接地。
48.可选地，第二电阻r2的电阻值1kω。
49.示例性地，第一电阻r1和第二电阻r2用于分压，即in
‑
端接3.3v且经3.3k与1k分压后的电压信号。
50.示例性地，比较器电路100还包括第三电阻r3，第三电阻r3分别连接单通道电压比较器的输出端和in
‑
端。
51.示例性地，比较器电路100还包括第一电容c1，第一电容c1的一端连接电源端，第一电容c1的另一端接地。
52.可选地，第一电容c1的电容值为100nf。
53.请参见图3，图3为本技术实施例提供的计数器电路的电路示意图。
54.示例性地，计数器电路200包括二进制计数器，二进制计数器的输入端cp连接比较器电路100的输出端，二进制计数器的多个输出端对方波信号进行分频。
55.示例性地，二进制计数器可以对输入的方波信号进行分频，每个输出端输出不同频率的次级方波信号，每个次级方波信号的频率与方波信号的频率相差2次幂的倍数。
56.示例性地，计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。
57.可选地，二进制计数器可以使用cd74hct4040型号的二进制计数器；应理解，此处二进制计数器的型号仅作为示例而非限定，二进制计数器也可以采用其他型号。
58.示例性地，二进制计数器采用12
‑
stage(12级)二进制计数器，共有12个输出端，具有12个档位(12
‑
stage)，分别为q1
‑
q12，每个档位对方波信号进行一次分频；例如，二进制计数器的输入信号为频率32.768khz的方波信号，将输出端接入q9，执行9次分频，即时钟频率由32.768khz的方波信号分频为2的9次方，获得时钟频率为32.768khz/512＝64hz的次级方波信号。
59.示例性地，计数器电路200还包括第二电容c2，第二电容c2的一端连接二进制计数器的电源端vcc，第二电容c2的另一端接地。
60.可选地，第二电容c2的电容值为100nf。
61.示例性地，计数器电路200还包括第四电阻r4，第四电阻r4的一端连接二进制计数器的其中一个输出端，第四电阻r4的另一端分别连接检测电路300。
62.示例性地，二进制电路200还包括第五电阻r5，第五电阻r5的一端连接第四电阻r4的另一端，第五电阻r5的另一端接地。
63.示例性地，第四电阻r4和第五电阻r5对二进制电路200的输出信号进行分压。
64.可选地，第四电阻r4的电阻值为120kω，第五电阻r5的电阻值为40kω。
65.可选地，二进制电路200还包括第六电阻r6，第六电阻r6的一端连接二进制计数器的复位端mr，第六电阻r6的另一端接地。
66.在本技术所提供的几个实施例中，应该理解到，各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
67.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
68.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应所述以权利要求的保护范围为准。
69.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。