碳化硅功率半导体器件和场效应晶体管的制作方法

技术特征：
1.一种碳化硅功率半导体器件，其特征在于，包括：衬底；多个间隔设置的栅极沟槽，形成于所述衬底的一侧；每个所述栅极沟槽内设置第一栅极和第二栅极，所述第一栅极和所述第二栅极沿所述衬底延伸的方向排布，所述第一栅极为第一导电类型，所述第二栅极为第二导电类型；每个所述栅极沟槽的内壁形成栅极氧化层，所述栅极氧化层位于所述栅极沟槽的内壁和所述第一栅极和所述第二栅极之间。2.如权利要求1所述的碳化硅功率半导体器件，其特征在于，在沿着所述衬底延伸的方向，所述第一栅极的宽度小于等于所述第二栅极的宽度。3.如权利要求2所述的碳化硅功率半导体器件，其特征在于，所述第一栅极的宽度在0.1μm到3μm之间，所述第二栅极的宽度在0.2μm到5μm之间。4.如权利要求2所述的碳化硅功率半导体器件，其特征在于，还包括第二栅极延伸部，所述第二栅极延伸部位于所述栅极氧化层、所述第一栅极和所述第二栅极之间，所述第二栅极延伸部和所述第二栅极一体成型。5.如权利要求4所述的碳化硅功率半导体器件，其特征在于，相邻的两个所述栅极沟槽之间形成层叠设置的源极区和主体区，所述主体区靠近所述衬底设置，所述第二栅极延伸部靠近所述衬底的表面与所述衬底表面之间的距离大于所述主体区靠近所述衬底的表面到所述衬底表面的距离。6.如权利要求5所述的碳化硅功率半导体器件，其特征在于，在所述基底的延伸方向，所述多个间隔设置的栅极沟槽的同侧设置有屏蔽区，所述源极区和所述主体区位于所述屏蔽区和所述栅极沟槽之间，所述屏蔽区为第二导电类型，所述屏蔽区延伸到所述栅极沟道底部的部分覆盖部分所述栅极沟槽的底部。7.如权利要求6所述的碳化硅功率半导体器件，其特征在于，还包括多个电流传播层，所述电流传播层为第一导电类型，每个所述电流传播层位于所述主体区远离所述源极区的一侧，所述电流传播层还位于与所述主体区和所述源极区相邻的所述屏蔽区和所述栅极沟槽之间。8.如权利要求7所述的碳化硅功率半导体器件，其特征在于，所述电流传播层的掺杂浓度为5
×
10
16
cm
‑3‑2×
10
18
cm
‑3，厚度为0.1μm
‑
3μm。9.一种金属氧化物半导体场效应晶体管，其特征在于，包括权利要求1
‑
8任一项所述的碳化硅功率半导体器件。10.一种绝缘栅双极型晶体管，其特征在于，包括权利要求1
‑
8任一项所述的碳化硅功率半导体器件。

技术总结
本申请涉及一种碳化硅功率半导体器件和场效应晶体管。包括衬底、多个间隔设置的栅极沟槽。多个间隔设置的栅极沟槽形成于衬底的一侧。每个栅极沟槽内设置第一栅极和第二栅极。第一栅极和第二栅极沿衬底延伸的方向排布。第一栅极为第一导电类型。第二栅极为第二导电类型。每个栅极沟槽的内壁形成栅极氧化层。栅极氧化层位于栅极沟槽的内壁和第一栅极和第二栅极之间。第一栅极和第二栅极形成PN结后，第二栅极会被第一栅极完全耗尽，形成空间电荷区。空间电荷区可以承受电压，相当于增加了栅极氧化层的厚度。栅极氧化层的厚度增加所以减少了栅极和屏蔽区之间的电容，进而减少了栅电荷，从而能够提高开关速率，降低开关损耗。降低开关损耗。降低开关损耗。


技术研发人员：陈昭铭 张安平 刘鸣然 袁朝城 殷鸿杰 罗惠馨
受保护的技术使用者：松山湖材料实验室
技术研发日：2021.06.09
技术公布日：2021/10/29