集成式容栅传感器的制作方法

1.本实用新型涉及集成电路技术领域，尤其涉及一种集成式容栅传感器。


背景技术：

2.容栅位移传感器是基于变面积工作原理的大位移电容式传感器，其电极的排列如同栅极，相当于多个变面积型电容传感器的并联。变面积型电容传感器的原理为：以电容器为敏感元件，将机械位移量转换为电容变化，可进行位移的测量。平行板电容器的电容与极板面积成正比，与极板间距成反比。由一个固定极板和一个可移动极板，可以组成变面积式电容传感器。改变两极板的对应面积，传感器的电容随之变化。
3.如图1所示，容栅位移传感器包括定极板20和动极板10。其中，所述定极板20为两组等间隔交叉的极栅，所述动极板10的极距相同且栅宽相同。动极板10相对于定极板20移动时，机械位移量转变为电容值的变化，通过电路转化得到电信号的相应变化量。
4.由于制作成本低，能耗低，体积小等优点，在大量程直线位移和角位移测量场合，如数控机床，机器人，长度尺，角度尺等测量场合中，容栅位移传感器都有很好的应用。容栅位移传感器分为两类，分别为长容栅位移传感器和圆容栅角位移传感器。长容栅位移传感器可以用来测量直线位移，广泛应用于数显卡尺、高度仪等测量仪器上。圆容栅位移传感器可以用来测量角位移和测量直线位移。在角位移、角位移控制以及数显千分尺等领域有广泛的应用。
5.然而现有容栅式位移传感器中，对电容变化进行测量的测量电路和容栅结构是各自单独的元器件，彼此分离的，导致测量电路和容栅结构之间连线复杂，信号容易受到干扰。并且，现有容栅式位移传感器中测量电路和容栅结构是彼此分离的结构使得装配难度大，装配误差大。
6.另外，由于工艺限制和信号线互连需要，传统的容栅结构最小栅宽被限制在600μm左右，导致测量分辨率也被限制在10μm左右，很难进一步提高。


技术实现要素：

7.本实用新型的目的在于提供一种集成式容栅传感器，解决现有技术中容栅传感器不适用测量范围短，精度要求高的应用场景的技术问题。
8.为了解决上述技术问题，本实用新型提供一种集成式容栅传感器，包括：
9.容栅结构与测量电路；
10.所述测量电路形成在芯片的第一面；
11.所述容栅结构形成于所述芯片的第二面，所述容栅结构与所述测量电路电性连接。
12.优选地，所述容栅结构包括发射极板和反射极板；所述集成式容栅传感器还包括接收极板。
13.优选地，所述集成式容栅传感器采用集成电路工艺实现。
14.优选地，所述容栅结构与所述测量电路之间采用集成电路制造工艺中的硅通孔或芯片尺寸封装中的t型接触实现互连。
15.优选地，所述容栅结构采用采用重布线层技术形成在所述芯片的第二面。
16.优选地，所述发射极板和所述接收极板位于同一平面，且相互平行。
17.优选地，所述发射极板包括若干细条状的发射子极板，所述发射子极板沿着其宽度方向平行等距排布。
18.优选地，所述反射极板包括若干反射子极板，所述反射子极板沿着其宽度方向等距排布，且每一所述反射子极板的宽度等于k个相邻所述发射子极板的最外侧两边之间的宽度，其中，一般，k值为2n， n为自然数。
19.优选地，所述接收极板与所述反射极板耦合产生电荷，输出所述容栅传感器的信号。
20.优选地，所述反射极板与所述发射极板平行相对，中间填充绝缘介质，所述绝缘介质为空气、二氧化硅或氮化硅。
21.优选地，所述测量电路包括：
22.输入信号产生单元，适于提供n路具有固定相位差的输入信号给所述容栅结构；
23.基准信号产生单元，适于提供基准信号给所述鉴相计数器；
24.鉴相计数器，适于比较所述基准信号和所述容栅结构经放大整形后的输出信号，输出量化后的相位差信号；
25.数字逻辑运算及信号输出单元，适于接受所述鉴相计数器量化后的相位差信号，并通过数字计算与位移值一一对应，输出所述容栅传感器的测量值。
26.相对于现有技术，本实用新型的集成式容栅传感器具有以下有益效果：
27.1.本实用新型所提供的集成式容栅传感器中发射极板的最小栅宽由集成电路工艺决定，可以实现较高的高精度。
28.2.本实用新型所提供的集成式容栅传感器中容栅结构与测量电路集成在同一片芯片的正反两面，所有电路集成在一块集成电路芯片中。增加了电路实现的灵活性、减小了电路设计成本。
29.3.本实用新型所提供的集成式容栅传感器中发射极板和接收极板实现采用光刻技术实现在芯片的b面。容栅结构宽度由集成电路工艺的精度决定，很容易实现1μm以下的宽度，因而所述集成式容栅传感器能够实现比较高的精度。进一步的，容栅传感器中容栅结构的最小宽度根据测量需求的分辨率决定，以1μm的测量分辨率为例，容栅结构的宽度理论上应小于100μm。
30.4.本实用新型所提供的集成式容栅传感器中容栅结构与测量电路同时集成在一片芯片上，其中容栅结构与测量电路的互连采用半导体工艺中的硅通孔(tsv,though silicon via)和接触孔(t
‑
contact) 技术实现。与现有容栅传感器中采用的电路互连技术相比，本专利中所采用的硅通孔技术能减少互连引线、方便实现互连、增加互连可靠性以及减少由于引线带来的噪声。
31.5.本实用新型所提供的集成式容栅传感器中的测量电路和发射极及接收极可以实现单片集成，在应用中只需要按照应用需求安装反射极板，即可完成传感器装配，与现有设计相比，本专利中实现的单片集成容栅传感器实现简单、应用范围广、节省成本。
附图说明
32.图1为现有技术中所提供的容栅传感器的示意图；
33.图2至图7为本实用新型所提供的集成式高精度容栅传感器的实施例中示意图。
具体实施方式
34.在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。
35.其次，本实用新型利用示意图进行详细描述，在详述本实用新型实施例时，为便于说明，所述示意图只是实例，其在此不应限制本实用新型保护的范围。
36.为使本实用新型的上述目的、特征和优点能够更为明显易懂，以下结合附图对本实用新型的集成式容栅传感器进行详细描述。
37.参考图2所示，本实施例提供了一种集成式容栅传感器，包括：容栅结构与测量电路；所述测量电路形成在芯片的第一面a面；所述容栅结构形成于所述芯片的第二面b面，所述容栅结构与所述测量电路电性连接。其中，本实施例中，所述集成式容栅传感器还包括信号发生器，集成在所述芯片的第一面a面。所述容栅结构包括接收极板和发射极板，集成在所述芯片的第二面b面，而其它电路或者电子元器件集成在所述芯片的另一面。这样的设置使得容栅传感器的整体结构紧凑，体积较小，并且各部件位置合理，互不干扰，能够确保容栅结构在测量时候的稳定。
38.参考图3和图4所示为本实施例提供的集成式容栅传感器中所述容栅结构的结构示意图。
39.本实施例中，所述容栅结构包括发射极板(e)和反射极板(r)。所述集成式容栅传感器还包括接收极板(c)，所述发射极板(e)和所述接收极板(c)位于同一平面，且相互平行。
40.这样的安装是为了保证发射极板板、接收极板与反射极板构成平行板电容器，容栅传感器工作的原理就是利用发射极板与反射极板和反射极板与接收极板之间电容的耦合效果。
41.图中可见，所述容栅结构的发射极板(e)包括若干细条状的发射子极板，所述发射子极板沿着其宽度方向(也为移动方向)平行等距排布。
42.所述反射极板(r)也包括若干反射子极板，所述反射子极板沿着其宽度方向(也为移动方向)平行等距排布，且每一所述反射子极板的宽度等于k个相邻所述发射子极板的最外侧两边之间的宽度，其中，一般，k值为2n，n为自然数。
43.所述反射极板(r)与所述发射极板(e)平行相对，中间填充绝缘介质，所述绝缘介质为空气、二氧化硅或氮化硅。在实际使用安装时，优选地，所述发射极板(e)和所述反射极板(r)之间的距离d应该尽量小，获得较大的电容值，从而获得比较好的电路抗噪声能力。
44.所述发射极板(e)的发射子极板上施加交流电压，在对应的反射子极板中产生电荷q
r
，所述反射极板(r)与所述接收极板(c) 耦合产生电荷q
c
，输出所述容栅传感器的输出信号v
s
。
45.本实施例中，所述集成式容栅传感器的反射极板(r)根据被测环境的需要，可以直
接与载体感应级耦合。本实施例中，所述集成式容栅传感器的反射极板(r)根据被测对象的需要，与发射极板平行相对安装。
46.参考图5所示为本实施例提供的集成式容栅传感器的电路原理框图，其中包括：
47.输入信号产生单元，适于提供n路具有固定相位差的输入信号给所述容栅结构；
48.基准信号产生单元，适于提供基准信号v
r
给所述鉴相计数器；
49.鉴相计数器，适于比较所述基准信号和所述容栅结构经放大整形后的输出信号v
s
，输出量化后的相位差信号；
50.数字逻辑运算及信号输出单元，适于接受所述鉴相计数器量化后的相位差信号，并通过数字计算与位移值一一对应，输出所述容栅传感器的测量值。
51.所述输入信号产生单元和所述基准信号产生单元由同一脉冲产生单元提供脉冲信号，所述容栅结构的输出信号经信号放大整形单元进行放大整形后的输出给所述鉴相计数器。本实施例中，所述图5中的输入信号产生单元和基准信号产生单元为图2中的信号发生器提供。
52.本实施例中，所述图5中的鉴相计数器、数字逻辑运算及信号输出单元为图2中的测量电路中包含的子功能模块。
53.本实施例所提供的集成式容栅传感器中容栅结构与测量电路集成在同一片集成电路芯片中，并且分别分布于正反两面，结构简洁，并且增加了电路实现的灵活性，还减小了电路设计成本。
54.具体的，参考图6所示，本实施例中所提供的所述集成式容栅传感器的示意图。其中，所述集成式容栅传感器包括：容栅结构与测量电路；所述测量电路形成在芯片ic90的第一面a面；所述容栅结构形成于芯片ic90的第二面b面，所述容栅结构包括：发射极板21 和接收极板31。所述发射极板21和所述接收极板31位于同一平面，且相互平行。所述发射极板21包括若干细条状的发射子极板，所述发射子极板沿着其宽度方向(也为移动方向)平行等距排布。且所述容栅结构与所述测量电路通过形成在芯片ic90中的硅通孔110相连。在其它实施例中，且所述容栅结构与所述测量电路也可以通过形成在芯片ic90中的接触孔110相连。
55.进一步的，可参考图7所示，图7为芯片ic90的半导体器件结构形成在硅衬底100的剖面示意图。本实施例所提供的集成式高精度容栅传感器中所包含的芯片ic90的结构包括：硅衬底100，形成在所述硅衬底100的第一面a面一侧的第一金属层45，形成在所述硅衬底100的第二面b面表面上的第二金属层21。所述第一金属层45 为辅助电路的金属互联层，所述辅助电路包括测量电路、控制电路或 /和其它基础电路，采用集成电路中金属互联层形成工艺形成。所述第二金属层21为发射极板和接收极板的金属层，采用重布线层(rdl) 技术实现。
56.在传统技术中，重新布线(rdl)是将原来设计的ic线路接点位置(i/o pad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使ic能适用于不同的封装形式。晶圆级金属布线制程，是在ic上涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作新的金属线路，以连接原来铝垫和新的凸块或者金垫，达到线路重新分布的目的。重新布线的金属线路以电镀铜材料为主，根据需要也可在铜线路上镀镍金或者镍钯金。厚铜结构由于具有低电阻、高散热和低成本的优点，成为大电流以及大功率器件
的最佳选择。
57.重布线优点：可改变线路i/o原有的设计，增加原有设计的附加价值；可加大i/o的间距，提供较大的凸块面积，降低基板与元件间的应力，增加元件的可靠性；取代部分ic线路设计，加速ic开发时间。
58.在本案中，采用重布线层(rdl)的工艺。具体的实施是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形。重布线层 (rdl)可以通过集成电路加工过程中的光刻工艺或者封装工艺实现。本案例主要是利用rdl，制造容栅结构的发射极板和接收极板，一方面可以实现小尺寸的容栅结构比如100μm以下，另一方面制造精度也更高可以实现比如1μm以下的制造精度。
59.在本实施例中，所述第一金属层45中最靠近所述发射极板的第二金属层21的金属层451与所述第二金属层21之间采用硅通孔110 实现互连。具体的，采用tsv(though silicon via，硅通孔)或者接触孔(t
‑
contact)技术实现所述其中容栅结构与测量电路的互连。与现有容栅传感器中采用的电路互连技术相比，本实施例中所采用的硅通孔技术能减少互连引线、方便实现互连、增加互连可靠性以及减少由于引线带来的噪声。
60.由于集成电路制造工艺的制作精度较高，所述第二金属层21即发射极板的最小宽度很容易做到1μm以下，即，在本实施例中，所述集成式容栅传感器的测量分辨率很容易小于1μm。所述容栅结构整体宽度也很容易做到小于100μm。因而，本实施例所提供的集成式容栅传感器适用于测量距离小，精度要求高的应用场合。
61.由于容栅传感器的量程受反射极板的限制(与反射极板长度一样)，根据实际被测量对象的量程需要，可以制造不同长度的反射极板，满足不同量程的需要。本实施例所提供的集成式传感器可以实现 2微米以上量程。
62.本实用新型所提供的集成式容栅传感器中的测量电路和发射极及接收极可以实现单片集成，在应用中只需要按照应用需求安装反射极板，即可完成传感器装配，与现有设计相比，本专利中实现的单片集成容栅传感器实现简单、应用范围广、节省成本。
63.本实用新型虽然已以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。