接收侧串扰消除的制作方法

接收侧串扰消除
1.交叉参考
2.本专利申请主张斯皮克尔(spirkl)等人在2020年3月4日申请的名为“接收侧串扰消除(receive
‑
side crosstalk cancelation)”的美国专利申请第16/809,449号以及斯皮克尔等人在2019年3月11日申请的名为“接收侧串扰消除(receive
‑
side crosstalk cancelation)”的美国临时专利申请第62/816,480号的优先权，所述申请中的每一者转让给本受让人且所述申请中的每一者明确地以全文引用的方式并入本文中。


背景技术：

3.下文大体上涉及包含至少一个存储器装置的系统，并且更具体地说涉及接收侧串扰消除。
4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态中的一个。在其它装置中，可存储多于两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性的或非易失性的。例如feram的非易失性存储器即使在不存在外部电源的情况下仍可维持其所存储逻辑状态达很长一段时间。例如dram的易失性存储器装置当与外部电源断开连接时可能会丢失其所存储状态。作为一个实例，feram可能够实现类似于易失性存储器的密度，但可具有非易失性属性，这是因为使用铁电电容器作为存储装置。
6.可通过经由发射线发送电信号来在存储器装置与处理装置之间传送信息。用于消减发射线之间的串扰或其它形式的干扰的经改进解决方案可为所要的。
附图说明
7.图1说明根据如本文中所公开的各种实例的支持接收侧串扰消除的系统的实例。
8.图2说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器裸片的实例。
9.图3说明根据如本文中所公开的各种实例的支持接收侧串扰消除的系统的实例。
10.图4说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置的实例。
11.图5说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置的实例。
12.图6说明根据如本文中所公开的实例的支持接收侧串扰消除的存储器装置的实例。
13.图7说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置的实例。
14.图8说明根据如本文中所公开的各种实例的支持接收侧串扰消除的过程流程的实例。
15.图9说明根据如本文中所公开的实例的支持接收侧串扰消除的过程流程的实例。
16.图10展示根据如本文中所公开的实例的支持接收侧串扰消除的设备的框图。
17.图11到12展示说明根据如本文中所公开的实例的用于接收侧串扰消除的一或多种方法的流程图。
具体实施方式
18.存储器装置可借助于消除电路来消减发射线之间的串扰，在一些实例中，所述消除电路可定位在存储器装置的接收器与发射器之间。消除电路可动态地或静态地配置，并且可基于一个发射线(例如，传输数据信号的发射线)所经历的串扰而将串扰作用引入到另一发射线(例如，传输参考信号的发射线)。
19.在一些系统或装置中，可在处理单元(例如，图形处理单元(gpu)、通用gpu(gpgpu)、中央处理单元(cpu))和存储器装置(例如，dram)之间经由一或多个发射线交换将存储的数据或从存储装置检索的数据。但在一些实例中，发射线的接近性可在传播期间对一些数据信号造成非所要的作用(例如，干扰)。举例来说，当经由紧密间隔的发射线(例如，由于电容性或电感性耦合)发送(例如，同时)多个信号时，可产生串扰。还可被称作交叉耦合的此类串扰可能会不利地影响或破坏信号且在接收信号的装置处产生一或多个数据错误。因此，不正确数据可能会被存储或解释为已被检索，这可能会对性能产生不利影响。因为串扰随着发射线之间的间隔减小而增加，所以随着输入/输出(i/o)的数量增加、i/o的接近性增加或两者，装置的性能可能会受到影响。此问题在一些系统中可能会加剧，包含使用不同于差分发射技术的单端发射技术的那些系统，所述系统本质上不会消减串扰。
20.根据本文中所描述的技术，经由发射线接收信号的装置可消除由信号的同时发射产生的串扰(例如，无源地)。无源消除可指涉及无源组件(例如，电阻器、电容器、电感器和变压器)的消除或不涉及消除信号的有源产生的消除。举例来说，装置可包含消除电路以通过将作用(例如，相同作用，基于串扰影响的作用)添加到用于检测由受害者信号传输的信息的参考信号来消除添加到受害者信号的串扰作用。消除电路可将作用添加到参考信号。在一些实例中，此可在数据信号已发射之后但在数据信号或参考信号已由装置的接收器接收之前发生。参与消除的组件可被预配置或可被动态地选择(例如，至少部分地基于串扰测量结果以及其它因素)。
21.参考图1到3在支持接收侧消除的存储器装置、系统和电路的上下文中进一步描述上方所介绍的本公开的特征。接着参考图4到7描述特定实例，其说明补偿串扰的消除电路实例。相对于图8到12进一步描述本公开的这些和其它特征，其说明支持接收侧消除的过程流程、设备图和流程图。
22.图1说明根据如本文中所公开的各种实例的支持接收侧串扰消除的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为了易于描
述，一或多个存储器装置可被描述为单个存储器装置110。
23.系统100可包含电子装置的方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可为被配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100可被配置成用于与其它系统或装置进行双向无线通信(例如，使用基站或存取点)。在一些实例中，系统100能够进行机器类型通信(mtc)、机器对机器(m2m)通信或装置对装置(d2d)通信。
24.系统100的至少部分可为主机装置的实例。此类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称作主机、主机装置(例如，图形处理单元(gpu))或处理装置。根据本文中所描述的技术，主机装置可接收指示或关于影响一或多个信号(例如，从主机装置发射到存储器装置)的串扰的信息。所述信息可指示串扰的各种特性(例如，其时间常数或严重程度)。基于串扰的特性，例如主机装置的装置可指导例如存储器装置的另一装置如何配置一或多个消除电路。
25.在一些情况下，存储器装置110可为独立的装置或组件，其被配置成与系统100的其它组件通信，并且提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的，以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例，和/或其它因素。
26.存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于且执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个支持用于数据存储的所要或指定容量的存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(还被称作多芯片存储器或封装)。
27.系统100可进一步包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130和输入/输出(i/o)控制器135。系统100的组件可使用总线140彼此电子通信。
28.处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(cpu)、图形处理单元(gpu)、通用图形处理单元(gpgpu)或芯片上系统(soc)的实例，以及其它实例。
29.bios组件125可为包含操作为固件的bios的软件组件，其可初始化且运行系统100的各种硬件组件。bios组件125还可管理处理器120与例如外围组件130、i/o控制器135等系
统100的各种组件之间的数据流。bios组件125可包含存储在只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。
30.外围组件130可为任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与所述系统集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(pci)或专门的图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
31.i/o控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与所述系统集成在一起的外围装置。在一些情况下，i/o控制器135可表示到外部外围组件的物理连接或端口。
32.输入145可表示在系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。此可包含用户接口，或与其它装置或在其它装置之间的接口。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置，或可由i/o控制器135管理。
33.输出150可表示在系统100外部的装置或信号，其被配置成从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置，或可由i/o控制器135管理。
34.系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含被配置成执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、变压器、电阻器、放大器或其它有源或无源元件。在一些实例中，有源元件可为消耗电力或使用能量来工作的组件(例如，晶体管和放大器)。在一些实例中，无源元件可指并不消耗电力或使用能量来工作的组件(例如，电容器、电阻器、电感器和变压器)。
35.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165
‑
a、本地存储器控制器165
‑
b和/或本地存储器控制器165
‑
n)和存储器阵列170(例如，存储器阵列170
‑
a、存储器阵列170
‑
b和/或存储器阵列170
‑
n)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储数字数据的至少一个位。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
36.存储器装置110可为二维(2d)存储器单元阵列的实例或可为三维(3d)存储器单元阵列的实例。举例来说，2d存储器装置可包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160
‑
a、存储器裸片160
‑
b和/或任何数量的存储器裸片160
‑
n)。在3d存储器装置中，多个存储器裸片160
‑
n可彼此上下堆叠或彼此紧邻堆叠。在一些情况下，3d存储器装置中的存储器裸片160
‑
n可被称作叠组、层级、层或裸片。3d存储器装置可包含任何数量的堆叠的存储器裸片160
‑
n(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。相较于单个2d存储器装置，这可增加可定位在衬底上的存储器单元的数量，这反过来可减少生产成本，或增加存储器阵列的性能，或两者。在一些3d存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
37.装置存储器控制器155可包含被配置成控制存储器装置110的操作的电路或组件。因此，装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件和软件，并且可被配置成接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号和将信号发射到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
38.本地存储器控制器165(例如，在存储器裸片160的本地)可被配置成控制存储器裸片160的操作。此外，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收和发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
39.外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转化在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生公共(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生公共(源)数据时钟信号的公共数据时钟。如本文中所论述，外部存储器控制器105可与关于串扰特性和消除的存储器装置110通信。
40.在一些情况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，并且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或如包含在所述处理器中)执行。
41.系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可使得能够在外部存储器控制器105与存储器装置110之间进行通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可被配置成充当信道的部分。在一些情况下，端子的引脚或衬垫可为信道115的信号路径的部分。
42.额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。可使用包含差分发射线和单端发射线的一或多种类型的发射线来实施信号路径
43.信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下，信道115可为聚合信道(aggregated channel)，并且因此可包含多个个别信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。经由信道传达的信号可使用双数据速率(ddr)定时方案。举例来说，信号的一些符号可记录在时钟信号的上升沿上，并且信号的其它符号可记录在时钟信号的下降沿上。经由信道传达的信号可使用单数据速率(sdr)信令。举例来说，可针对每一时钟循环记录信号的一个符号。
44.在一些情况下，信道115可包含一或多个命令和地址(ca)信道186。ca信道186可被配置成在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，ca信道186可包含具有所要数据的地址的读取命令。在一些情况下，ca信道186可记录在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，ca信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。
45.在一些情况下，信道115可包含一或多个时钟信号(ck)信道188。ck信道188可被配置成在外部存储器控制器105与存储器装置110之间传达一或多个公共时钟信号。每一时钟信号可被配置成在高状态与低状态之间振荡，并且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，ck_t信号和ck_c信号)，并且ck信道188的信号路径可相应地配置。在一些情况下，时钟信号可为单端的。ck信道188可包含任何数量的信号路径。在一些情况下，时钟信号ck(例如，ck_t信号和ck_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的定时参考。时钟信号ck可因此不同地被称作控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
46.在一些情况下，信道115可包含一或多个数据(dq)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达(例如，双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。
47.在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些
其它信道192可包含任何数量的信号路径。
48.在一些情况下，其它信道192可包含一或多个写入时钟信号(wck)信道。虽然wck中的
‘
w’在名义上可代表“写入”，但写入时钟信号wck(例如，wck_t信号和wck_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号wck还可被称作数据时钟信号wck。wck信道可被配置成在外部存储器控制器105与存储器装置110之间传达公共数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，wck_t信号和wck_c信号)，并且wck信道的信号路径可相应地配置。wck信道可包含任何数量的信号路径。数据时钟信号wck可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
49.在一些情况下，其它信道192可包含一或多个错误检测码(edc)信道。edc信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。edc信道可包含任何数量的信号路径。
50.信道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件，或形成在有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
51.经由信道115传达的信号可使用多种不同调制方案来进行调制。在一些情况下，二进制符号(或二进制层级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为m等于二的m进制调制方案的实例。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲振幅调制(pam)(例如，pam2)等。
52.在一些情况下，多符号(或多层级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为m大于或等于三的m进制调制方案的实例。多符号调制方案的每一符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam4、pam8等、正交幅度调制(qam)、正交相移键控(qpsk)等。多符号信号或pam4信号可为使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地被称作非二进制、多位或高阶调制方案和符号。
53.在一些情况下，经由信道115接收信号的装置可经由消除电路消减串扰的影响。举例来说，当串扰作用添加到数据信号时，消除电路可将相同(或几乎相同，例如类似)串扰作用引入到对应于数据信号的参考信号。串扰作用的产生可由消除电路的配置产生，所述消除电路可被预配置或可被动态地调整。
54.图2说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可为可编程的，以存储两个或更多个状态。举例来说，存储器单元205可被配置成每次存储一位数字逻
辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可被配置成每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
55.存储器单元205可存储表示数字数据的状态(例如，偏振状态或电介质电荷)。在feram架构中，存储器单元205可包含电容器，其可包含铁电材料以存储表示可编程状态的电荷和/或偏振。在dram架构中，存储器单元205可包含电容器，其包含电介质材料以存储表示可编程状态的电荷。
56.可通过激活或选择例如字线210、数字线215和/或板线220的存取线来对存储器单元205执行例如读取和写入的操作。在一些情况下，数字线215还可被称作位线。对存取线、字线、数字线、板线等的引用可互换，但不影响理解或操作。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
57.存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215和板线220)。存储器单元205可定位在字线210、数字线215和/或板线220的相交点处。通过对字线210、数字线215和板线220加偏压(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。
58.可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，并且基于所接收行地址而激活字线210。列解码器230从本地存储器控制器265接收列地址，并且基于所接收列地址而激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并且可基于所接收板地址而激活板线220。举例来说，存储器裸片200可包含标记为wl_1到wl_m的多个字线210、标记为dl_1到dl_n的多个数字线215，以及标记为pl_1到pl_p的多个板线，其中m、n和p取决于存储器阵列的大小。因此，通过激活字线210、数字线215和板线220(例如，wl_1、dl_3和pl_1)，可在其相交点处存取存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称作存储器单元205的地址。在一些情况下，字线210、数字线215和板线220的相交点可被称作存储器单元205的地址。
59.存储器单元205可包含例如电容器240的逻辑存储组件，以及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，并且电容器240的第二节点可与板线220耦合。开关组件245可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
60.选择或取消选择存储器单元205可通过激活或解除激活开关组件245来实现。电容器240可使用开关组件245来与数字线215电子通信。举例来说，当解除激活开关组件245时，电容器240可与数字线215隔离，并且当激活开关组件245时，电容器240可与数字线215耦合。在一些情况下，开关组件245是晶体管，并且可通过将电压施加到晶体管栅极来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件245可为p型晶体管或n型晶体管。字线210可与开关组件245的栅极电子通信，并且可基于施加到字线210的电压而激活/解除激活开关组件245。
61.字线210可为用于对其与之电子通信的存储器单元205执行存取操作的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，并且可被配置成控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，并且存储器单元205可不包含开关组件。
62.数字线215可为将存储器单元205与感测组件250连接的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可被配置成将存储器单元205的电容器240与数字线215选择性地耦合和/或隔离。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。
63.板线220可为用于对其与之电子通信的存储器单元205执行存取操作的导电线。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可被配置(例如，具有数字线215)以在存储器单元205的存取操作期间对电容器240加偏压。
64.感测组件250可被配置成检测存储在存储器单元205的电容器240上的状态(例如，偏振状态或电荷)，并且基于所检测状态而确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测放大器可检测读取操作期间数字线215的电荷的微小改变，并且可基于所检测电荷而产生对应于逻辑0或逻辑1的信号。
65.在读取操作期间，存储器单元205的电容器240可将信号输出(例如，放电)到其对应的数字线215。信号可使数字线215的电压发生改变。感测组件250可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。感测组件250可基于比较而确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215与参考信号255相比具有更高的电压，则感测组件250可确定存储器单元205的所存储状态为逻辑1，并且如果数字线215与参考信号255相比具有更低的电压，则感测组件250可确定存储器单元205的所存储状态为逻辑0。
66.感测组件250可包含各种晶体管或放大器以检测和放大一或多个信号的差异。存储器单元205的所检测逻辑状态可通过列解码器230输出。在一些情况下，感测组件250可为另一组件(例如，列解码器230、行解码器225)的部分。在一些情况下，感测组件250可与行解码器225、列解码器230、板驱动器235、其它组件或其任何组合电子通信。
67.本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265处于相同位置。本地存储器控制器265可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令和/或数据，将命令和/或数据翻译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。
68.本地存储器控制器260可经由发射线将内容发送到外部装置，并且经由发射线从外部装置接收内容。举例来说，本地存储器控制器260可经由接收器270接收内容。如本文中所描述，本地存储器控制器260可能够配置接收器270的一或多个消除电路。在一些情况下，本地存储器控制器260可将关于基于或由从外部装置发送到本地存储器控制器260的一或多个信号所经历的串扰的信息发射到外部装置。在此类情况下，本地存储器控制器260可根据从外部装置接收的信息配置消除电路。替代地，本地存储器控制器260可自主地配置一或多个消除电路。因为消除电路可以补偿串扰的影响的方式修改参考信号，所以可在接收器270处更可靠地接收受害者信号(例如，以减小的错误率接收)。
69.本地存储器控制器265可产生行、列和/或板线地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，并且可针对操作存储器裸片200时所论述的各种操作而不同。
70.在一些情况下，本地存储器控制器265可被配置成对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。
71.在一些情况下，本地存储器控制器265可被配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。在一些情况下，可在单个写入操作期间编程多个存储器单元205。本地存储器控制器265可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215、和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215且将特定信号(例如，电压)施加到板线220，以将特定状态存储在存储器单元205的电容器240中，所述特定状态指示所要逻辑状态。
72.在一些情况下，本地存储器控制器265可被配置成对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别将对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。
73.目标存储器单元205可响应于对存取线加偏压而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可激发感测组件250(例如，锁存感测组件)，并且由此将从存储器单元205接收的信号与参考信号255进行比较。基于比较，感测组件250可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器)。
74.在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，对铁电存储器单元执行的读取操作可能会毁坏存储在铁电电容器中的逻辑状态。在另一实例中，在dram架构中执行的读取操作可使目标存储器单元的电容器部分地或完全地放电。本地存储器控制器265可执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活例如字线210的单个存取线可能会干扰存储在与所述存取线电子通信的一些存储器单元中的状态。
因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
75.图3说明根据如本文中所公开的各种实例的支持接收侧串扰消除的系统300的实例。系统300可为参考图1所描述的系统100的实例。系统300可包含发射器305和接收器310。发射器305可与控制器315电子通信或耦合，所述控制器可引导或控制发射器的操作的方面。控制器315可为如参考图1所描述的外部存储器控制器105(还被称作主机或主机装置)、处理器120(例如，gpu、gpgpu、cpu)、本地存储器控制器165或存储器装置110的实例。在一些情况下，发射器305可包含在主机装置中或与所述主机装置耦合。接收器310可包含控制器320或与所述控制器耦合，所述控制器可引导或控制接收器的操作的方面。
76.控制器320可为参考图所描述的装置存储器控制器155或本地存储器控制器165，或参考图2.1所描述的本地存储器控制器260的实例。因此，在一些实例中，接收器310经由控制器320耦合到存储器阵列或存储器裸片(例如，存储器裸片200)。举例而言，接收器310可为参考图2所描述的接收器270的实例。
77.发射器305可包含输出驱动器325，其可在发射线335上驱动(例如，输出)电信号。举例来说，输出驱动器325
‑
a可驱动第一发射线335
‑
b上的第一数据信号，输出驱动器325
‑
b可驱动第二发射线335
‑
a上的第二数据信号，并且输出驱动器325
‑
c可驱动第三发射线335
‑
c上的第三数据信号。尽管作为一个实例被称作数据信号，但经由发射线335发射的信号可传输控制信息或用户内容，并且在一些实例中可或可不包含数据(例如，可发射其它类型的信号)。不管内容的类型如何，可同时发射(例如，并行地发射，使得其在时间上至少部分地重叠)信号。
78.同时发射多个数据信号可能会导致信号之间的串扰(例如，当发射线335紧密间隔时)。举例而言，当发射器305在发射线335
‑
a、发射线335
‑
b和发射线335
‑
c上同时驱动数据信号时，发射线335
‑
a上的数据信号和发射线335
‑
c上的数据信号可能会干扰发射线335
‑
b上的数据信号。由发射线之间的电容性耦合或电感性耦合产生的此类干扰在本文中可被称作串扰或交叉耦合。
79.当从发射线335
‑
b的角度考虑时，发射线335
‑
a和发射线335
‑
c被称为侵害者发射线(并且它们的信号被称作侵害者信号)，并且发射线335
‑
b被称为受害者线(并且它的信号被称作受害者信号)。尽管发射线335
‑
b上的信号也干扰发射线335
‑
a和335
‑
c上的信号，但为了易于说明，将从单个发射线335的角度论述串扰。然而，本文中所描述的消除技术可应用或实施于至少一些(如果不是每一)发射线335，例如经历串扰的每一发射线。本文中所描述的技术还可用于补偿任何数量(例如，任何数量，一到n个)的侵害者信号或侵害者发射线。
80.发射线335可各自包含在例如如参考图1所描述的数据信道190的信道115中。在受害者发射线335的阈值距离内或以其它方式造成另一线上的串扰的发射线335可被视为侵害者发射线335。尽管参考两个紧邻的侵害者发射线进行描述，但本文中所描述的技术可适用于任何定向或配置中的任何数量的侵害者发射线。
81.如系统300中所展示，发射线335可在一个组件(例如，发射器305)处发起且在另一组件(例如，接收器310)处终止，所述组件可或可不在同一装置内。发起和终止点可被称作节点(引脚、衬垫、端子、发射线接口、接口组件或连接点等)，并且可提供发射线335与发射和接收装置之间的接口。举例来说，节点可包含能够将电荷传送到发射线335和发射器305
(或接收器310)和从所述发射线和所述发射器(或所述接收器)传送电荷的导电材料。因此，节点可将发射线335(例如，物理地和电)连接到发射器305和接收器310的较大电网络。
82.发射线335可为差分发射线或单端发射线。因此，发射线335可用于实施差分信令或单端信令。在差分信令中，两个差分发射线用于将单个电信号从发射器传输到接收器。一条发射线可携载信号，并且另一条发射线可携载信号的反相版本。接收器可通过检测经反相信号与非经反相信号之间的电位差来从信号提取信息。在单端信令中，单端发射线用于将单个电信号从发射器传输到接收器。在此情况下，接收器可例如通过检测信号与参考信号(例如，可由参考电压电路340产生的参考信号vref)之间的电位差来从信号提取信息。因此，经由单端发射技术传输的数据信号可由例如差分接收器的接收器接收，所述接收器将数据信号与参考信号进行比较，放大所述差，并且输出所述数据的指示。
83.如上文所描述，当同时在不同发射线上发射多个信号时(例如，当多个信号在时域中重叠时)可产生串扰。此类串扰可通过增加或减小那些信号的电压来影响所影响信号的完整性。举例来说，交流电(ac)串扰分量可添加到直流电(dc)数据信号。如果串扰改变信号的电压超出阈值量(例如，以致超出预期符号的数据眼或符号容限)，则由信号传输的数据可能会损坏或丢失。
84.然而，根据本文中所描述的技术，接收器可通过将串扰作用(例如，等效串扰作用)添加到对应参考信号来补偿对数据信号的串扰作用。串扰作用到参考信号的添加可经由消除电路345来实现，所述消除电路可与受害者接收电路和侵害者接收电路耦合。因为可基于数据信号与参考信号之间的差而检测单端信令，所以使参考信号串扰作用与数据信号串扰作用匹配保持两个信号之间的关系。
85.由消除电路345引入的串扰作用可为消除电路345的电特性(例如，电容、电阻、电感)的函数。可通过在运行中配置消除电路来动态地调整这些特性。替代地，当在制造期间配置消除电路345时，可设置这些特性。
86.图4说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置400的实例。存储器装置400可为如参考图1所描述的存储器装置110的部分或与所述存储器装置耦合。因此，存储器装置400可接收存储器装置400所耦合的一或多个存储器阵列或存储器裸片的内容(例如，数据和/或控制信息)。存储器装置400可包含接收器(例如参考图3所描述的接收器310)和消除电路(例如参考图3所描述的消除电路345)。
87.存储器装置400可为如参考图3所描述的系统300的部分。因此，存储器装置400可包含接收电路405
‑
a、405
‑
b和405
‑
c，所述接收电路可为参考图3所描述的接收电路330的实例。接收电路405可包含或可为运算放大器(op amp)。在一些情况下，接收电路405可为与单端发射线(例如，发射线410)耦合的差分接收器。尽管用三个接收电路405进行描述，但本文中所描述的消除技术可使用任何数量的接收电路405来实施。接收电路405还可被称作接收器。
88.每一接收电路405可包含两个或更多个输入端子，例如第一输入端子，例如第一反相端子(或“负”端子)，以及第二输入端子，例如非反相(或“正”)端子。非反相端子还可被称作端子。一或多个非反相输入端子可与传输来自相应发射器的数据信号的发射线耦合，并且一或多个反相输入端子可与传输参考信号(例如，vref，其可由参考电压电路415)产生)的发射线耦合。接收电路405可将数据信号与参考信号进行比较以确定数据信号的内容。举
例来说，在单端信令中，接收电路405可将数据信号的电压与参考信号的电压进行比较，其可为逻辑0的值与逻辑1的值之间(例如，在逻辑0的值与逻辑1的值之间居中)的值。参考电压可存在于被配置成将参考电压维持在某一电平的节点上。
89.如所提及，当经由发射线410同时发射(例如，通过主机装置)多个信号时，串扰可发生。举例来说，信号b可受信号a和信号c影响(例如，经由电容性和/或电感性耦合)。串扰的性质可由例如其时间常数(还被称作其rc或lc常数)和其严重程度(还被称作其水平)等特性以及其它因素定义。在一些实例中，串扰水平的可为应用和电路特定的且可在电压方面表达。
90.在一些实例中，当串扰为电容性的时，时间常数可为受害者发射线的电阻(例如，发射线410
‑
b的电阻)和受害者发射线与侵害者发射线之间的寄生电容的函数。在其它实例中，当串扰为电感性的时，时间常数可为受害者发射线与侵害者发射线之间的寄生电感和受害者发射线的电阻(例如，发射线410
‑
b的电阻)的函数。在一些情况下，串扰信号的频率可为串扰的时间常数的倒数。
91.无源网络，例如参考图3所描述的消除电路345，可用于消减发射线之间的串扰的影响。因为串扰影响进入受害者接收电路405
‑
b的非反相输入端子的数据信号，所以消除电路可被配置成在受害者接收电路405
‑
b的非反相输入端子处产生相同串扰。举例来说，消除电路可确保在信号b到达接收电路405
‑
b之前相对于(例如，也对)对应参考信号vref考虑对信号b的串扰作用。
92.此类消除电路的一个实例包含电容器(c)420和电阻器(r)425。当系统中的串扰由电容性耦合产生时，此类型的消除电路(例如，rc消除电路)可为适当的。在rc消除电路中，电容器可与侵害者接收电路(例如，接收电路405
‑
a和405
‑
c)的非反相输入端子和受害者接收电路(例如，接收电路405
‑
b)的反相端子耦合(例如，电子通信)。举例来说，消除电路可包含电容器420
‑
a和电容器420
‑
c。电容器420
‑
a可提供对由发射线410
‑
a引起或与所述发射线相关的串扰的消除，并且电容器420
‑
c可提供对由发射线410
‑
c引起或与所述发射线相关的串扰的消除。
93.电容器420
‑
a可与接收电路405
‑
a的非反相输入端子和接收电路405
‑
b的反相输入端子耦合。类似地，电容器420
‑
c可与接收电路405
‑
c的非反相输入端子和接收电路405
‑
b的反相输入端子耦合。由于其无功性质，耦合电容器可充当高通滤波器，其允许信号的高频率(例如，ac分量)传递，同时阻止信号的低频率(例如，dc分量)。如果电容器值类似于发射线之间的寄生电容，则传递通过消除电路的信号将与添加到数据信号的那些信号匹配。因此，将维持数据信号与对应参考信号之间的电压差，而不管在传播期间引入的串扰。
94.rc消除电路的电阻器425可与接收电路的端子(例如，反相输入端子)和参考电压vref(例如，参考电压电路415或具有参考电压的节点)耦合。举例来说，电阻器425
‑
b可与接收电路405
‑
a的反相输入端子耦合，电阻器425
‑
b可与接收电路405
‑
b的反相输入端子耦合，并且电阻器425
‑
c可与接收电路405
‑
c的反相输入端子耦合。在一些实例中，电阻器425的值可确定串扰消除水平。
95.尽管参考rc电路进行描述，但本文中所描述的消除技术可使用各种其它电路来实施，例如使用lc电路，其实例在图5中展示。
96.图5说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置
500的实例。存储器装置500可为如参考图3所描述的系统300的部分。因此，存储器装置500可包含接收电路505
‑
a、505
‑
b和505
‑
c，所述接收电路可为参考图3所描述的接收电路330的实例。举例来说，接收电路505可为如参考图3所描述的接收器310的部分。因此，存储器装置500可接收存储器装置500所耦合的存储器阵列的内容。在一些情况下，存储器装置500还可与存储器控制器耦合。存储器装置500可包含参考电压电路515，所述参考电压电路可为参考图3所描述的参考电压电路340的实例。存储器装置500可包含lc消除电路的实例。
97.lc电路可包含电感器(l)和电阻器(r)。当系统中的串扰由发射线510之间的电感性耦合产生时，此类型的消除电路可为适当的。在lc消除电路中，电感器可采用例如变压器的组件的形式，所述组件可与例如侵害者接收电路(例如，接收电路505
‑
a和505
‑
c)的非反相输入端子的一或多个端子和例如受害者接收电路(例如，接收电路505
‑
b)的反相端子的一或多个端子耦合(例如，电子通信)。
98.举例来说，lc消除电路可包含变压器520
‑
a和变压器520
‑
c。变压器520
‑
a可与接收电路505
‑
a的非反相输入端子和接收电路505
‑
b的反相输入端子耦合。类似地，变压器520
‑
c可与接收电路505
‑
c的非反相输入端子和接收电路505
‑
b的反相输入端子耦合。类似于耦合电容器，变压器可充当高通滤波器，其允许信号的高频率(例如，ac分量)传递，同时阻止信号的低频率(例如，dc分量)。如果变压器值类似于发射线510之间的寄生电感，则传递通过lc消除电路的信号将与添加到数据信号的那些信号匹配。因此，将维持数据信号与对应参考信号之间的电压差，而不管在传播期间引入的串扰。
99.类似于参考图4所描述的rc消除电路的电阻器，lc消除电路的电阻器525可与例如接收电路的反相输入端子的端子和参考电压vref(例如，参考电压电路515或具有参考电压的节点)耦合。在一些实例中，电阻器525的值可确定由lc消除电路提供的串扰消除水平。
100.尽管参考电容器进行描述，但本文中所描述的消除电路配置或操作技术中的任一个可使用电感器代替电容器或除电容器之外还使用电感器，以及其它实例组件或组件的组合来实施。
101.图6说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置600的实例。存储器装置600可包含提供可配置的消除水平的消除电路。存储器装置600可包含接收电路605、发射线610、参考电压电路615、电容器620和电阻器625。电阻器625还可被称作电阻性组件或元件。尽管用电容器(例如，作为rc电路)展示，但存储器装置600的消除电路可用电感器(例如，作为lc电路)实施。接收电路605可为如分别参考图2和3所描述的接收器270或310的部分。因此，接收电路605可接收存储器装置600所耦合的一或多个存储器阵列的内容(例如，数据或控制内容)。在一些情况下，存储器装置600可包含配置消除电路的控制器或与所述控制器耦合。
102.每一接收电路605可与一组电阻器625耦合(例如，电子通信)。举例来说，每一接收电路605的反相输入端子可与两个或更多个电阻器625耦合。因此，接收电路605
‑
a的反相输入端子可与电阻器625
‑
a
‑
1和625
‑
a
‑
2耦合，接收电路605
‑
b的反相输入端子可与电阻器625
‑
b
‑
1和625
‑
b
‑
2耦合，并且接收电路605
‑
c的反相输入端子可与电阻器625
‑
c
‑
1和625
‑
c
‑
2耦合。除与反相输入端子耦合之外，电阻器625还可与供应参考电压vref(例如，如由参考电压电路615产生)的节点耦合。尽管展示为串联配置(例如，在分压器配置中)，但在一些实施方案中，电阻器625可替代地并联配置。
103.在一些情况下，接收电路605可经由例如开关组件630(例如，晶体管、二极管、多路复用器等)的一或多个介入组件与电阻器耦合。开关组件还可被称作选择组件。开关组件630可(例如，基于施加到开关组件的电压电平)电耦合和解除耦合反相输入端子和电阻器625。通过选择(例如，激活)开关组件630中的一个，存储器装置600可调整由消除电路提供的消除水平。这是因为消除水平与消除电路中的电阻水平成比例。因此，选择开关组件630
‑
a
‑
1可提供第一消除水平(例如，50％)，并且选择开关组件630
‑
a
‑
2可提供第二消除水平(例如，100％)。
104.尽管由消除电路提供的电阻(且因此消除水平)可由存储器装置600(例如，在其操作时)自主地选择，但在一些情况下，可在存储器装置600的制造期间选择电阻。在这些情况下，可启用每组电阻器的单个开关组件630。在另一实例中，消除电路可提供迹线中断代替开关组件630(例如，每一开关组件可用形成发射线的材料中的中断代替)。在这些情况下，可通过将例如桥(例如，用导电材料填充间隙)的金属元件形成到所要节点来设置针对每一侵害者提供的消除水平。因此，可动态地选择(例如，在操作期间)或静态地配置(例如，在制造期间)由接收侧消除电路提供的消除水平。
105.图7说明根据如本文中所公开的各种实例的支持接收侧串扰消除的存储器装置700的实例。存储器装置700可包含接收电路705、发射线710、电容器720和电阻器725，其可为参考图4到6所描述的相应组件的实例。在一些情况下，存储器装置700还可包含如参考图3到5所描述的参考电压电路。存储器装置700可包含消除电路，所述消除电路提供可配置的消除水平以及可配置的时间常数(例如，消除频率或带宽)。因此，存储器装置700的消除电路可提供两个自由度。尽管用电容器(例如，作为rc电路)展示，但存储器装置600的消除电路可使用电感器(例如，作为lc电路)实施。
106.接收电路705可为如分别参考图2和3所描述的接收器270或310的部分。因此，接收电路705可接收存储器装置700所耦合的一或多个存储器阵列的内容(例如，数据或控制内容)。在一些情况下，存储器装置700可包含配置消除电路的控制器或与所述控制器耦合。
107.可通过启用一或多个电容器720同时停用其它电容器来选择消除带宽或“截止频率”f
c
)。举例来说，电容器720
‑
a
‑
1可具有不同于电容器720
‑
a
‑
2的值的第一值。因为消除带宽可为电容的函数(例如，)，所以启用电容器720
‑
a
‑
1可提供第一消除带宽且启用电容器720
‑
a
‑
2可提供第二消除带宽。
108.举例来说，如果电容器720
‑
a
‑
1的值是电容器720
‑
a
‑
2的值的一半，则电容器720
‑
a
‑
1的带宽(例如，截止频率f
c1
)可为电容器720
‑
a
‑
2的所述带宽(例如，截止频率f
c2
)的两倍。因此，电容器720
‑
a
‑
1可阻止具有低于其截止频率f
c1
的频率的串扰信号，同时传递高于其截止频率f
c1
的频率。并且电容器720
‑
a
‑
2可阻止具有低于其截止频率f
c2
的频率的串扰信号，同时传递高于其截止频率f
c2
的频率。可通过启用电容器720中的任一个或两个来提供额外带宽(例如，截止频率)。
109.因为电容器720可并联地定位，所以可通过在所要电容器与受害者接收电路(例如，接收电路705
‑
b)的反相输入端子之间建立导电路径来选择一个或两个。可通过激活(例如，启用)例如开关组件730的一或多个介入组件来建立导电路径。举例来说，激活开关组件730
‑
a
‑
1可提供接收电路705
‑
a的非反相输入端子与接收电路705
‑
b的反相输入端子之间的
导电路径。并且激活开关组件730
‑
a
‑
2可提供接收电路705
‑
a的非反相输入端子与接收电路705
‑
b的反相输入端子之间的导电路径。因此，通过激活适当的开关组件，存储器装置700可动态地选择由消除电路提供的串扰消除带宽。
110.尽管开关组件730可用于选择不同消除带宽，但可用带宽的数量可为有限的(例如，限于2
n
带宽，其中n是电容器的数量)。在替代性配置中，消除电路可通过使用一或多个电压控制电容器(还被称作变容器二极管或变容二极管)来递送较宽范围的消除带宽。电压控制电容器可为三端组件，其两个端子之间的电容基于施加到其第三(例如，控制)端子的电压而改变。因为电容响应于模拟电压，所以电压控制电容器能够提供广泛范围的电容，这可使得消除电路能够精细地调谐其消除。电压控制电容器的使用还可通过去除对开关组件730
‑
a的需要来减少消除电路的占据面积。
111.除提供可配置的消除带宽(例如，通过提供可配置的电容)之外，消除电路还可提供可配置的消除水平(例如，通过提供可配置的电阻)。举例来说，消除电路可包含一或多个可变电阻电路735。可变电阻电路735可与受害者接收电路705
‑
b的反相输入端子耦合。在一些情况下，侵害者接收电路705
‑
a和705
‑
c的反相输入端子还可与可变电阻电路735耦合；或侵害者接收电路可与其自身的相应可变电阻电路耦合。
112.可变电阻电路735可包含电阻器725和开关组件730。电阻器725
‑
a
‑
1和电阻器725
‑
a
‑
2可并联且与电阻器725
‑
a
‑
3耦合。另外，电阻器725
‑
a
‑
1可与开关组件730
‑
b
‑
1串联，并且电阻器725
‑
a
‑
2可与开关组件730
‑
b
‑
2串联。由参考电压vref遇到且由消除电路提供的电阻可通过激活开关组件730
‑
b中的一个或两个而变化。举例来说，可通过激活开关组件730
‑
b
‑
1且解除激活开关组件730
‑
b
‑
2来提供第一电阻水平。可通过激活开关组件730
‑
b
‑
2且解除激活开关组件730
‑
b
‑
1来提供第二电阻水平。并且可通过激活开关组件730
‑
b
‑
1和开关组件730
‑
b
‑
2两者来提供第三电阻水平。因此，可变电阻电路735可提供用于消除电路的可配置电阻。
113.图8说明根据如本文中所公开的各种实例的支持接收侧串扰消除的过程流程800的实例。通过主机805和接收器810执行过程流程800的方面。主机805可为参考图1所描述的外部存储器控制器105的实例，并且接收器810可为参考图3所描述的接收器310的实例。接收器810可包含参考图3到7所描述的消除电路中的一或多个。过程流程800可包含用于消除电路的协作式配置过程的方面。尽管参考两个信号进行描述，但过程流程800的配置技术可针对任何数量的信号实施。
114.在815处，接收器810和主机805可交换设置并起始配置过程的控制信令。在820处，主机805可发射一或多个测试信号，并且接收器810可接收所述一或多个测试信号。举例来说，主机805可经由第一发射线将第一测试信号发射到接收器810。第一测试信号可独立于其它信号发送(例如，第一测试信号可为在时间周期x期间发送的唯一信号)。因此，第一测试信号可充当不经历串扰的基线信号。在接收到第一测试信号(和对应参考信号)后，接收器810就可在825处对第一测试信号执行测量。接收器825可存储测量结果以供稍后参考和/或将测量结果发射到主机805。
115.在830处，接收器810可经由不同发射线同时接收多个测试信号。举例来说，接收器810可经由第一发射线接收第一测试信号的另一版本且经由第二发射线接收第二测试信号。测试信号的接收可至少部分地在时间上重叠，并且可用例如，pam2、pam4等多层级调制
方案调制数据信号。也在830处，或在830之前或之后的阈值时间量内，接收器810可接收一或多个参考信号。参考信号可为具有对应于逻辑0和逻辑1的数据信号的电压值之间的值的dc电压。参考信号可经由穿插有例如电阻器的一或多个电阻性元件的发射线接收。
116.在835处，接收器810可对第一测试信号执行测量。测量可与在825处执行的测量相同或类似。在840处，接收器810可确定由第二数据信号引起且由第一数据信号经历的串扰的特性。接收器810可基于测试信号的测量而确定串扰特性。在一些实例中，串扰特性包含串扰作用的频率(例如，串扰信号的频率)和/或串扰的严重程度(例如，串扰信号的电压或电流电平)。在一些情况下，835处的测量的结果可发射到主机805以供在主机805处进行分析。
117.在845处，接收器810可将关于串扰特性的信息发射到主机805。所述信息可包含串扰频率和/或严重程度的指示。在850处，接收器810可(例如，响应于串扰信息)从主机805接收控制信息。控制信息可指示包含在接收器810中的消除电路的配置。在一个实例中，控制信息可指示接收器810将激活和/或解除激活的特定开关组件。在另一实例中，控制信息可包含对应于消除电路的特定配置的消除模式的指示。举例而言，消除电路可能够提供x种消除变化，其各自与带宽和强度的独特组合相关联且各自由消除模式表示。
118.在855处，接收器810可基于控制信息或如控制信息所指示而配置消除电路。配置消除电路可包含激活和/或解除激活一或多个开关组件(例如，通过建立和/或断开消除电路内的一或多个导电路径)。另外或替代地，接收器810可通过修改施加到消除电路的一或多个组件的电压(例如，通过修改施加到开关组件或电压相依电容器的控制电压)来配置消除电路。
119.尽管在接收器810确定串扰特性的情况下进行描述，但在一些情况下，主机805可确定串扰特性。举例来说，主机805可从接收器810接收测量信息且确定串扰特性自身。不管哪种装置确定串扰特性，特性可充当消除电路的配置的基础。
120.图9说明根据如本文中所公开的各种实例的支持接收侧串扰消除的过程流程900的实例。通过主机905和接收器910执行过程流程900的方面。主机905可为参考图1所描述的外部存储器控制器105的实例，并且接收器910可为参考图3所描述的接收器910的实例。接收器910可包含如参考图3到7所描述的消除电路和接收电路中的一或多个。过程流程900可包含用于消除电路的自主配置过程的方面。尽管参考两个信号进行描述，但过程流程900的配置技术可针对任何数量的信号实施。
121.在915
‑
a处，接收器910可在第一电路(例如，接收电路)的第一非反相输入处接收第一数据信号。可经由与第一电路的第一非反相输入耦合的第一发射线接收第一数据信号。在915
‑
b处，接收器910可在第二电路(例如，接收电路)的第二非反相输入处接收第二数据信号。可经由与第二电路的第二非反相输入耦合的第二发射线接收第二数据信号。在915
‑
c处，接收器910可接收一或多个参考信号(例如，第一电路的反相输入处的第一参考信号和第二电路的反相输入处的第二参考信号)。在915处所接收的信号可同时或大体上同时接收。
122.在920处，接收器910可确定由于第二数据信号而添加到第一数据信号的串扰的一或多个特性。可至少部分地基于参考信号和/或至少部分地基于与基线信令(例如，如参考图8所描述)的比较确定串扰。举例来说，可基于数据信号的测量而确定串扰特性。在一些情
况下，接收器910可例如在925处确定由第二数据信号引起的串扰作用的信号频率。另外或替代地，接收器910可确定串扰作用的严重程度(例如，串扰信号与数据信号的比率)。
123.在935处，接收器910可基于串扰特性而配置消除电路。举例来说，在940处，接收器910可基于串扰信号的频率而调整消除电路的电容。在此类实例中，接收器910可在第一电路的反相输入与一或多个电容器或电感器之间建立导电路径。因此，接收器910可配置由消除电路提供的消除带宽。在另一实例中，接收器910可例如在945处基于串扰的严重程度而调整消除电路的电阻。在此类实例中，接收器910可在第一电路的反相输入与一或多个电阻器之间建立导电路径。因此，接收器910可配置由消除电路提供的消除强度。通过配置消除电路的电容、电感和/或电阻，接收器910可调适消除以补偿第一电路所经历的串扰。
124.图10展示根据如本文中所公开的各种实例的支持接收侧串扰消除的设备1005的框图1000。设备1005可为参考图1所描述的存储器装置110或存储器裸片160的实例。设备1005可包含接收器1010、串扰组件1015、发射器1020和配置管理器1025。这些模块中的每一个可直接地或间接地彼此通信(例如，经由一或多个总线)。设备1005还可包含一或多个消除电路(例如，与接收器1010耦合)。设备1005中所展示的组件中的一或多个可包含在如参考图3所描述的控制器320中或与所述控制器耦合。
125.在一些情况下，设备1005可与主机装置协作以确定其消除电路中的一或多个的配置。在这些情况下，接收器1010可同时经由第一发射线接收第一信号以及经由第二发射线接收第二信号。串扰组件1015可确定第二信号对第一信号的串扰作用。发射器1020可将串扰作用的指示发送到主机装置。接收器1010可接收(例如，响应于指示)指示用于消除由第二信号引起的串扰的电路(例如，消除电路)的配置的控制信息。消除电路可与第二发射线耦合且与第一发射线隔离。并且配置管理器1025可至少部分地基于控制信息而配置消除电路。
126.接收器1010可为参考图3到7所描述的接收器的实例。因此，接收器1010可经由一或多个发射线接收各种数据信号、测试信号、控制信号和参考信号。相反地，发射器1020可经由一或多个发射线发射各种数据信号、测试信号、控制信号和参考信号。尽管展示为单独组件，但接收器1010和发射器1020可处于相同位置(例如，在收发器内)。在协作式配置的实例中，接收器1010可经由第三发射线接收参考信号。
127.串扰组件1015可确定一或多个信号所经历的串扰的特性(例如，通过进行一或多个测量和/或比较)。
128.配置管理器1025可通过将各种电压施加到各种组件来配置消除电路。当在协作式配置的上下文中接收器1010经由第三发射线接收参考信号时，配置管理器1025可通过修改与第三发射线耦合的电路的开关组件的状态来配置用于消除串扰的电路。在此类情况下，电路可包含与第三发射线耦合的电阻器。因此，修改开关组件的状态可包含通过激活开关组件来在电阻器与接收器之间建立导电路径。
129.在协作式配置的一些情况下，配置管理器1025可通过修改与电路的电容器或电感器耦合的开关组件的状态来配置消除电路，其中电容器或电感器与第二发射线耦合。在一个实例中，修改状态是至少部分地基于由控制信息指示的消除模式或包含在控制信息中的开关组件的指示。在另一实例中，当电容器或电感器为电压控制电容器时，配置消除电路可包含修改施加到电压控制电容器的电压。
130.在一些情况下，设备1005可自主地配置其消除电路(例如，不与主机装置交换控制信息)。在这些情况下，接收器1010可在第一电路的输入处接收第一数据信号且在第一电路的反相输入处接收参考信号。接收器1010还可在第二电路的输入处接收第二数据信号。串扰组件1015可至少部分地基于参考信号而确定第二数据信号对第一数据信号的串扰作用。并且配置管理器1025可至少部分地基于串扰作用而配置消除电路，消除电路与第一电路的反相输入和第二电路的输入耦合。
131.在自主配置的一个实例中，串扰组件1015可确定串扰作用的水平。在此类情况下，配置管理器1025可至少部分地基于确定串扰作用的水平而通过在第一电路的反相输入与一或多个电阻器之间建立导电路径来配置消除电路。配置管理器1025还可将一或多个电阻器与第一电路的反相输入隔离。
132.在自主配置的另一实例中，串扰组件1015可确定串扰作用的信号频率。在此类情况下，配置管理器1025可至少部分地基于确定串扰作用的信号频率而通过在第一电路的反相输入与一或多个电容器或电感器之间建立导电路径来配置消除电路。配置管理器1025还可将电路的一或多个电容器或电感器与第一电路的反相输入隔离。
133.图11说明根据如本文中所公开的各种实例的支持接收侧串扰消除的方法1100的实例。方法1100的操作可促进协作式配置过程。可由如本文中所描述的设备或其组件实施方法1100的操作。举例来说，可由如参考图3到7所描述的接收器执行方法1100的操作。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的方面。
134.在1105处，方法可包含在存储器装置处从主机装置同时经由第一发射线接收第一信号以及经由第二发射线接收第二信号。可根据参考图3到9所描述的方法来执行1105的操作。在一些实例中，可由如参考图3到7和10所描述的接收器执行1105的操作的方面。
135.在1110处，方法可包含确定第二信号对第一信号的串扰作用。可根据参考图3到9所描述的方法来执行1110的操作。在一些实例中，可由如参考图10所描述的串扰组件1015执行1110的操作的方面。
136.在1115处，方法可包含向主机装置发送对主机装置的串扰作用的指示。可根据参考图3到9所描述的方法来执行1115的操作。在一些实例中，可由如参考图10所描述的发射器1020执行1115的操作的方面。
137.在1120处，方法可包含从主机装置(例如，响应于指示)接收指示用于消除由第二信号引起的串扰的电路的配置的控制信息。电路可与第二发射线耦合且可与第一发射线隔离。可根据参考图3到9所描述的方法来执行1120的操作。在一些实例中，可由如参考图3到7和10所描述的接收器执行1120的操作的方面。
138.在1125处，方法可包含至少部分地基于控制信息而配置用于消除串扰的电路。可根据参考图3到9所描述的方法来执行1125的操作。在一些实例中，可由如参考图10所描述的配置管理器1025执行1125的操作的方面。
139.在一些实例中，如本文中所描述的设备可执行例如方法1100的一或多种方法。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：同时经由第一发射线接收第一信号以及经由第二发射线接收第二信号；确定第二信号对第一信号的串扰作用；将串扰作用的指示发送到主机装置；响应于指示而接收
指示用于消除由第二信号引起的串扰的电路的配置的控制信息，其中电路与第二发射线耦合且与第一发射线隔离；以及至少部分地基于控制信息而配置用于消除串扰的电路。
140.设备还可包含用于以下的特征、构件或指令：修改与电路的电容器或电感器耦合的开关组件的状态，电容器或电感器与第二发射线耦合。在一些情况下，修改状态是至少部分地基于由控制信息指示的消除模式或包含在控制信息中的开关组件的指示。在一些情况下(例如，当电容器或电感器是电压控制电容器)时，用于配置电路的特征、构件或指令包含用于以下的特征、构件或指令：修改施加到电压控制电容器的电压。
141.设备还可包含用于以下的特征、构件或指令：经由第三发射线接收参考信号，其中配置用于消除串扰的电路包括修改与第三发射线耦合的电路的开关组件的状态。在此类实例中，电路可包含与第三发射线耦合的电阻器。因此，在一些实例中，用于修改开关组件的状态的特征、构件或指令包含用于以下的特征、构件或指令：通过激活开关组件来在电阻器与接收器之间建立导电路径。
142.图12说明根据如本文中所公开的各种实例的支持接收侧串扰消除的方法1200的实例。方法1200的操作可促进自主配置过程。可由如本文中所描述的设备或其组件实施方法1200的操作。举例来说，可由如参考图3到7所描述的接收器执行方法1200的操作。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的方面。
143.在1205处，方法可包含在存储器装置处接收第一电路的输入处的第一数据信号和第一电路的反相输入处的参考信号，第一信号是从主机装置接收。可根据参考图3到9所描述的方法来执行1205的操作。在一些实例中，可由如参考图3到7和10所描述的接收器执行1205的操作的方面。
144.在1210处，方法可包含从主机装置接收第二电路的输入处的第二数据信号。可根据参考图3到9所描述的方法来执行1210的操作。在一些实例中，可由如参考图3到7和10所描述的接收器执行1210的操作的方面。
145.在1215处，方法可包含至少部分地基于参考信号而确定第二数据信号对第一数据信号的串扰作用。可根据参考图3到9所描述的方法来执行1215的操作。在一些实例中，可由如参考图10所描述的串扰组件1015执行1215的操作的方面。
146.在1220处，方法可包含至少部分地基于串扰作用而配置用于消除串扰的电路，用于消除串扰的电路与第一电路的反相输入和第二电路的输入耦合。可根据参考图3到9所描述的方法来执行1220的操作。在一些实例中，可由如参考图10所描述的配置管理器1025执行1220的操作的方面。
147.在一些实例中，如本文中所描述的设备可执行例如方法1200的一或多种方法。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收第一电路的输入处的第一数据信号和第一电路的反相输入处的参考信号；接收第二电路的输入处的第二数据信号；至少部分地基于参考信号而确定第二数据信号对第一数据信号的串扰作用；以及至少部分地基于串扰作用而配置用于消除串扰的电路，用于消除串扰的电路与第一电路的反相输入和第二电路的输入耦合。
148.设备还可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：确定串扰作用的水平。在此类情况下，用于配置电路的特征、构
件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)可包含用于消除串扰的特征、构件或指令可包含：至少部分地基于确定串扰作用的水平而在第一电路的反相输入与一或多个电阻器之间建立导电路径。设备还可包含用于配置电路的特征、构件或指令还可包含：将一或多个电阻器与第一电路的反相输入隔离。
149.设备还可包含用于以下的特征、构件或指令：确定串扰作用的信号频率。在此类情况下，用于以下配置电路的特征、构件或指令可包含用于以下的特征、构件或指令：至少部分地基于确定串扰作用的信号频率而在第一电路的反相输入与一或多个电容器或电感器之间建立导电路径。在一些实例中，用于配置电路的特征、构件或指令可包含用于以下的特征、构件或指令：将电路的一或多个电容器或电感器与第一电路的反相输入隔离。
150.在一些实例中，执行方法1100和/或1200的方面的设备可包含：存储器单元阵列，每一存储器单元包括电容性存储元件；控制器，其与存储器单元阵列耦合，并且被配置成解调或解码存储器单元阵列的数据信号或命令信号或两者；第一电路，其与控制器耦合，并且包括被配置成放大参考信号的第一反相输入和被配置成放大第一数据信号的第一输入；第二电路，其与控制器耦合，并且包括被配置成放大参考信号的第二反相输入和被配置成放大第二数据信号的第二输入；以及电容器或电感器，其与第一反相输入和第二输入耦合，并且被配置成阻止低于阈值频率的第二数据信号的频率子集。
151.在一些情况下，电容器或电感器进一步被配置成向第一反相输入传递高于阈值频率的第二数据信号的第二频率子集。
152.在一些情况下，设备包含开关组件，所述开关组件与电容器或电感器耦合，并且被配置成选择性地建立包括第一反相输入和电容器或电感器的导电路径。在此类情况下，设备还可包含：第二电容器或电感器，其与第二输入耦合；以及第二开关组件，其与第二电容器或电感器耦合，并且被配置成选择性地建立包括第一反相输入和第二电容器或电感器的第二导电路径。
153.在一些情况下，设备可包含：电阻器，其与被配置成从用于产生电压的电路提供参考信号的节点耦合；以及开关组件，其被配置成在电阻器与第一反相输入之间选择性地建立导电路径。
154.在一些实例中，执行方法1100和/或1200的方面的设备可包含：存储器阵列，其包括多个存储器单元；控制器，其耦合到存储器阵列；第一接收器，其与控制器耦合且包括反相输入端子；第二接收器，其与控制器耦合且包括输入端子；电容器或电感器，其与第一接收器的反相输入端子和第二接收器的输入端子耦合；以及电阻器，其与反相输入端子和参考电压电路耦合。
155.在一些情况下，设备包含：第二电阻器，其与电阻器串联；以及开关组件，其与电阻器和第二电阻器耦合，并且沿着包括反相输入端子和第二电阻器的导电路径定位。
156.在一些情况下，设备可包含：第二电阻器，其与电阻器并联；第一开关组件，其与电阻器串联；以及第二开关组件，其与第二电阻器串联。
157.在一些情况下，设备可包含开关组件，所述开关组件与电容器或电感器耦合，并且沿着包括反相输入端子和电容器或电感器的导电路径定位。在此类情况下，设备还可包含：第二电容器或电感器，其与输入端子和反相输入端子耦合；以及第二开关组件，其与第二电容器或电感器耦合，并且沿着包括第二电容器或电感器和反相输入端子的第二导电路径定
位。
158.在一些情况下，设备可包含第二接收器的第二反相输入端子和第一接收器的第二输入端子，其中电容器或电感器与第二反相输入端子和第二输入端子隔离。在此类情况下，设备还可包含用于产生参考电压的电路，其中反相输入端子和第二反相输入端子与电路耦合。在一些情况下，输入端子与第一发射器耦合且第二输入端子与第二发射器耦合。
159.应注意，上文所描述的方法描述了可能实施方案，并且操作和步骤可重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可组合来自方法的两个或更多个的方面。
160.可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可说明信号作为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
161.如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0v)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动且在稳定状态下返回到大约0v。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0v。
162.术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
163.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前不能够经由导电路径在组件之间传达，在所述闭路关系中，信号可经由导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
164.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则所述组件彼此隔离。举例来说，由定位在两个组件之间的开关分离的所述组件当开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
165.如本文中所使用，术语“大体上”意味着经修饰特性(例如，由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特性的优点。
166.如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可当所述两个组件之间的开关闭合时与第二组件交换信号。因此，短接可为实现在电子通信中的组件(或线)之间的电荷流动的动态操作。
167.包含存储器阵列的本文中所论述的装置可形成在例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷等各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
168.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，并且可包括重度掺杂(例如，简并)的半导体区。源极与漏极可通过轻度掺杂的半导体区或沟道分离。如果沟道是n型(即，大部分载流子为电子)，则fet可被称作n型fet。如果沟道是p型(即，大部分载流子为空穴)，则fet可被称作p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。举例来说，将正电压或负电压相应地施加到n型fet或p型fet可使得沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
169.本文中结合附图所阐述的描述内容描述了实例配置，并且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，并且不“优选于”或“优于其它实例”。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
170.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后跟着的短划线和在类似组件之间进行区分的第二标记来区分为相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容可适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
171.可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。
172.可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它此类配置)。
173.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体发射。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求
书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意味着a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应被解释为指封闭条件集合。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应以相同方式解释为短语“至少部分地基于”。
174.计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，所述通信媒体包含有助于将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。此外，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波等无线技艺从网站、服务器或其它远程源发射软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波等无线技艺包含在媒体的定义中。如本文中所使用的磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软磁盘和蓝光光盘，其中磁盘通常是以磁性方式再现数据，而光盘是用激光以光学方式再现数据。以上各项的组合还包含在计算机可读媒体的范围内。
175.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。本公开的各种修改对所属领域的技术人员来说将是显而易见的，并且本文中所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变化形式。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。