参考电压保持电路和具该电路的感测放大器电路的制作方法

1.本发明涉及一种参考电压保持电路和具有参考电压保持电路的感测放大器电路。


背景技术：

2.对于传统非易失性存储器集成电路，感测放大器一般是读取机构的基本部分，所述读取机构使得存储在存储单元中的二进制数据能够被读取。感测放大器设计成从位线感测表示存储在存储单元中的二进制1或二进制0的低功率信号，且将低功率信号放大成可识别电压电平，以便使得作为读取机构的部分的电路能够辨别存储在存储单元内的二进制数据。
3.感测放大器架构可具有许多实施方案。一种实施方案可采用使用不限于各自连接到存储单元的多个主感测放大器电路以及为多个主感测放大器电路中的每一个提供参考电压的感测放大器参考电路。主感测放大器电路中的每一个连接到存储单元。主感测放大器电路可包含但不限于比较器和电流电压转换器(iv转换器)，且感测放大器参考电路可包含但不限于iv转换器。感测参考电路的输出可连接到主感测放大器电路的比较器中的每一个的输入。一般来说，比较器将存储在主感测放大器电路的存储单元中的电压信号与由感测放大器参考电路产生的参考电压进行比较。如果存储在存储单元中的电压信号小于参考电压，那么比较器将产生二进制1；否则，比较器将产生二进制0。
4.主感测放大器电路和感测放大器参考电路在待机模式期间将通常关闭以实现省电，但在主动读取模式(active read mode)期间将启动。当芯片从待机模式(standby mode)进入到主动读取模式时，参考电压达到电压目标存在时限。如果未在时限内达到电压目标，那么主感测放大器电路可能不正确地运作。然而，趋势已需要将越来越多的主感测放大器电路放置在集成电路的区域内。因为从感测放大器参考电路的角度来说，增加连接到感测放大器参考电路的主感测放大器电路的数量可能导致较高总电容负载，所以随着主感测放大器电路的数量增加以及驱动存储器芯片的外部时钟变得更快，时限可能变得越来越难以达到。
5.应对上述挑战的一种替代解决方案可以是将主感测放大器电路分成多个组，其中较小数量的主感测放大器电路连接到参考感测放大器电路。然而，因为整个系统可能需要较高电流消耗以及更多的感测放大器参考电路，所以此努力可能并不令人满意。因此，仍可提出替代解决方案以应对上述挑战。


技术实现要素：

6.因此，本发明涉及一种参考电压保持电路和具有参考电压保持电路的感测放大器电路。
7.在本发明的一方面中，提供一种参考电压保持电路，其用于维持由感测放大器参考电路提供的感测放大器参考电压，且参考电压保持电路包含但不限于：参考电压产生电路，配置成提供偏压参考电压；电流产生电路，电性耦合到参考电压产生电路，且配置成接
收偏压参考电压以输出待机偏压电压和待机偏压电流；以及电压上拉电路，电性耦合到电流产生电路(电流镜电路)，且配置成提供待机偏压电流并维持待机偏压电压，当参考电压保持电路在待机操作下操作时，所述待机偏压电压驱动感测放大器参考电压，且只要保持致能感测放大器参考电压，所述待机偏压电压便趋近感测放大器参考电压。
8.在本发明的另一实施例中，提供一种感测放大器电路。所述感测放大器电路包含但不限于：感测放大器参考电路，配置成产生感测放大器参考电压；主感测放大器电路，配置成接收感测放大器参考电压，且将来自主感测放大器电路的存储单元的电压讯号与感测放大器参考电压进行比较；以及参考电压保持电路，配置成当感测放大器在待机操作下操作时维持感测放大器参考电压，其中参考电压保持电路包含：参考电压产生电路，配置成提供偏压参考电压；电流产生电路(电流镜电路)，电性耦合到参考电压产生电路，且配置成接收偏压参考电压以输出待机偏压电压和待机偏压电流；以及电压上拉电路，电性耦合到电流产生电路(电流镜电路)，且配置成提供待机偏压电流并上拉待机偏压电压，当参考电压保持电路在待机操作下操作时，所述待机偏压电压驱动感测放大器参考电压，且只要保持致能感测放大器参考电压，那么所述待机偏压电压便趋近感测放大器参考电压。
9.为了使得本发明的前述特征和优点便于理解，下文详细描述带有附图的示例性实施例。应理解，前述一般描述和以下详细描述都是示例性的，且意图提供对所要求的本发明的进一步解释。
10.然而，应理解，本发明内容可不含有本发明的所有方面和实施例，且因此不意味着以任何方式加以限制或约束。此外，本发明将包含对本领域技术人员显而易见的改进和修改。
附图说明
11.包含附图以提供对本发明的进一步理解，且附图并入本说明书中并构成本说明书的一部分。所述附图示出本发明的实施例，且与描述一起用以解释本发明的原理。
12.图1示出根据本发明的一示例性实施例的参考电压保持电路的概念图；
13.图2示出根据本发明的一示例性实施例的感测放大器电路的概念图；
14.图3示出根据本发明的示例性实施例的具有参考电压保持电路的感测放大器。
15.附图标号说明
16.100、202、302：参考电压保持电路；
17.101、211：参考电压产生电路；
18.102、212：电流产生电路；
19.103、213：电压上拉电路；
20.104、214：开关电路；
21.200、300：感测放大器电路；
22.201、301：感测放大器参考电路；
23.203、303：主感测放大器电路；
24.311：带隙电压参考电路；
25.312：第一晶体管；
26.313：第二晶体管；
27.314：第三晶体管；
28.315：第一p型晶体管；
29.316：第一ioff电流；
30.317：第二p型晶体管；
31.318：传输门；
32.319：反相器；
33.320：第二ioff电流；
34.322：单元电流。
35.sainr：感测放大器参考电压
36.sain：电压信号
具体实施方式
37.现在将详细参考本发明的一当前实施例，附图中示出了所述实施例的实例。
38.如先前所描述，因为未来的非易失性存储器存储装置需要越来越高的速度以及更多数据处理量，所以随着感测放大器的数量增加，定时要求变得更难以满足。此外，随着感测放大器的数量增加，感测放大器的总电容也增加，这将导致感测放大器参考电压的更慢的升高速率。感测放大器参考电压的升高速率的减慢可导致初始读取操作的功能障碍。为了应对具有增加数量的感测放大器的挑战且同时减轻此增加的负面结果，本发明提出通过添加参考电压保持电路来调节感测放大器电路，当在待机模式下操作时，所述参考电压保持电路保持感测放大器参考电压，在待机模式期间，感测放大器参考电路和主感测放大器电路都关闭以避免不必要的功耗。在本发明中，当非易失性存储器存储装置经历从待机模式到主动读取模式的转变时，参考电压保持电路通过维持感测放大器参考电压的电压电平来避免感测放大器参考电压的缓慢升高速率。
39.图1绘示配置成用于维持由感测放大器参考电路提供的感测放大器参考电压的参考电压保持电路100的概念图(其并不绘示为感测放大器参考电路连接到参考电压保持电路100，而是在参考电压保持电路100外部)。参考电压保持电路100将包含但不限于：参考电压产生电路101，配置成提供偏压参考电压；电流产生电路102，电性耦合到参考电压产生电路101，且配置成接收偏压参考电压以输出待机偏压电压和待机偏压电流；以及电压上拉电路103，电性耦合到电流产生电路102，且配置成提供待机偏压电流并上拉待机偏压电压，当参考电压保持电路100在待机操作下操作时，待机偏压电压驱动感测放大器参考电压，且只要保持致能感测放大器参考电路，那么待机偏压电压便趋近感测放大器参考电压。当感测放大器参考电路在待机操作期间关闭时，感测放大器参考电压通过参考电压保持电路100来维持。
40.根据一实施例，参考电压产生电路101可包含产生偏压参考电压的带隙电压参考电路，所述带隙电压参考电路在参考电压保持电路100在待机操作和读取操作两者下操作时启动。根据一实施例，电流产生电路102可以是包含多个晶体管的电流镜电路，电流镜电路配置成接收偏压参考电压，且将偏压参考电压转换成待机偏压电流，待机偏压电流设定为比感测放大器参考电路的参考单元的参考电流小n倍。或者，电流产生电路102也可以是将偏压参考电压转换成待机偏压电流的电阻器，待机偏压电流设定为比感测放大器参考电
路的参考单元的参考电流小n倍。
41.根据一实施例，电压上拉电路103可包含第一p型晶体管，第一p型晶体管通过将第一p型晶体管设定为具有比感测放大器参考电路的对应p型晶体管的宽长比小n倍的宽长比来上拉待机偏压电压。数量n可设定为符合参考电压保持电路(例如参考电压保持电路302)在待机模式期间的电流消耗目标。根据一实施例，电压上拉电路103可还包含具有第一端、第二端以及第三端的第二p型晶体管，其中第一端连接到漏极到漏极电压(vdd)，第二端连接到第一p型晶体管，且第三端配置成接收深度掉电信号(deep power down)，只要参考电压保持电路不深度掉电，那么深度掉电信号便保持为低以保持第二p型晶体管启动。如果将深度掉电信号拉高以关闭第二p型晶体管，那么电压上拉电路103将在深度掉电模式(deep power down mode)期间停止提供待机偏压电流。
42.根据一实施例，开关电路104将配置成在待机模式期间将待机偏压电压耦合到感测放大器参考电压，但在读取操作期间将待机偏压电压与感测放大器参考电压解耦(decouple)，在读取操作期间，感测放大器参考电压由感测放大器参考电路驱动且不由参考电压保持电路驱动。
43.请参阅图2及图3。在以下公开内容中将图2与图3一起参考。感测放大器电路200(300)将包含但不限于：感测放大器参考电路201(301)，配置成产生感测放大器参考电压sainr；主感测放大器电路203(303)，配置成通过转换来自主感测放大器电路203(303)的存储单元的单元电流322来接收感测放大器参考电压sainr并产生电压信号sain，且将电压信号sain电压与感测放大器参考电压sainr进行比较；以及参考电压保持电路302，配置成当感测放大器200(300)在待机操作下操作时维持感测放大器参考电压sainr。
44.参考电压保持电路202(302)将包含但不限于：参考电压产生电路211，配置成提供偏压参考电压nbias；电流产生电路212，电性连接到参考电压产生电路211，且配置成接收偏压参考电压nbias以输出待机偏压电压sainr_stby和待机偏压电流ibias3；以及电压上拉电路213，电性耦合到电流产生电路212，且配置成提供待机偏压电流ibias3并上拉待机偏压电压sainr_stby，当参考电压保持电路202(302)在待机操作下操作时，待机偏压电压sainr_stby驱动感测放大器参考电压sainr，且只要保持致能感测放大器参考电路201(301)，那么待机偏压电压sainr_stby便趋近感测放大器参考电压sainr。
45.值得注意的是，感测放大器参考电路201(301)和主感测放大器电路203(303)在待机模式期间都关闭以降低功耗。在待机模式期间，感测放大器参考电路201(301)可浮接(floating)，且感测放大器参考电压sainr通过第一ioff电流316与第二ioff电流320之间的竞争来确定。举例来说，如果第一ioff电流316高于第二ioff电流320，那么感测放大器参考电压sainr便可趋近于vdd。否则，如果第一ioff电流316小于第二ioff电流320，那么感测放大器参考电压sainr便可趋近于接地。当感测放大器参考电路201(301)和主感测放大器电路203(303)退出待机模式且进入主动读取模式中时，因为参考电压保持电路202(302)中的任一个维持感测放大器参考电压sainr，所以感测放大器参考电压sainr几乎不需要任何时间来充电或放电。因此，即使感测放大器参考电路201(301)必须向许多主感测放大器电路(例如203(303))提供感测放大器参考电压sainr，感测放大器参考电压sainr也将需要显著更少的时间来充电，而不必减慢时钟频率来进行读取操作或求助策略，如在第一数据输出出现之前添加额外虚设时钟(additional dummy clocks)。
46.根据一实施例，参考电压产生电路211可以是带隙电压参考电路311，所述带隙电压参考电路311在参考电压保持电路202(302)处于待机操作和读取操作下时都启动。
47.根据一实施例，电流产生电路212可包含接收偏压参考电压nbias以产生第一偏压电流ibias1电流的第一晶体管312、通过镜像第一偏压电流ibias1来产生第二偏压电流ibias2的第二晶体管313以及镜射第二偏压电流ibias2以产生待机偏压电流ibias3的第三晶体管314，所述待机偏压电流ibias3设定为比感测放大器参考电路201(301)的参考单元rc的参考电流iref(即第二ioff电流320)小n倍。
48.根据一实施例，电压上拉电路213可包含第一p型晶体管315，所述第一p型晶体管315通过将第一p型晶体管315设定为具有比感测放大器参考电路301的对应p型晶体管pt的宽长比小n倍的宽长比来上拉待机偏压电压sainr_stby。可将n设定为符合参考电压保持电路302在待机模式期间的电流消耗目标。电压上拉电路213可还包含具有栅极端、漏极端以及源极端的第二p型晶体管317。源极端可连接到vdd，漏极端可连接到第一p型晶体管315，且栅极端可配置成接收深度掉电信号dpdown，只要参考电压保持电路302不深度掉电(或不在深度掉电模式下操作)，那么所述深度掉电信号便保持为低以保持第一p型晶体管315和第二p型晶体管317启动。但当在深度掉电模式下操作时，将深度掉电信号dpdown拉高以关闭第二p型晶体管317以断开待机偏压电流ibias3。
49.根据一实施例，参考电压保持电路202可还包含开关电路214，所述开关电路214配置成在读取操作(即主动读取模式)期间将待机偏压电压sainr_stby与感测放大器参考电压sainr解耦，在所述读取操作期间，感测放大器参考电压sainr由感测放大器参考电路201(301)驱动且不由参考电压保持电路202(302)驱动。但在待机操作(即待机模式)期间，开关电路214启动以使得能够将感测放大器参考电压sainr耦合到待机偏压电压sainr_stby，以使得感测放大器参考电压sainr由待机偏压电压sainr_stby维持。
50.根据一实施例，感测放大器参考电路201(301)和主感测放大器电路203(303)具有多个端，所述多个端接收感测放大器致能信号saeb信号。在读取操作中拉低感测放大器致能信号saeb，在所述读取操作期间，因为感测放大器参考电压sainr由感测放大器参考电路201(301)驱动且不由参考电压保持电路202(302)驱动，所以待机偏压电压sainr_stby与感测放大器参考电压sainr解耦。根据一实施例，感测放大器参考电路201(301)可连接到多个主感测放大器电路(例如303)，导致感测放大器参考电路201(301)的感测放大器参考电压sainr出现大电容值。
51.图3的操作的原理进一步阐明如下。针对带隙电压参考电路311，可使用低功耗带隙参考电压产生(bandgap reference voltage generation，bgr)电路，且在待机操作(即待机模式)和读取操作(即主动读取模式)下都将始终致能所述低功耗带隙参考电压产生电路。带隙电压参考电路311将提供偏压参考电压nbias，所述偏压参考电压nbias用以由第一晶体管312产生第一偏压电流ibias1。第一偏压电流ibias1随后由第二晶体管313镜射成第二偏压电流ibias2电流，其随后由第三晶体管314镜射成待机偏压电流ibias3。
52.待机偏压电流ibias3可设定为比参考电流iref小大约n倍，且作为实例，n可以是100。换句话说，ibias3＝ibias1＝ibias2＝iref/100，且产生大约1/100的参考电流iref以使待机偏压电压sainr_stby偏压。此外，已确定，当致能感测放大器参考电路301时，第一p型晶体管315的长度可比感测放大器参考电路301中的对应p型晶体管pt长n倍，以使待机偏
压电压sainr_stby极其相似于感测放大器参考电压sainr。然而，应注意，100仅仅是示例性数字，且可基于设计变化或基于对感测放大器电路300的要求的变化来调节。
53.在待机模式和主动读取模式期间，待机偏压电压sainr_stby都始终启动。然而，当在待机模式下操作时，待机偏压电压sainr_stby驱动感测放大器参考电压sainr，所述感测放大器参考电压sainr可出现大电容性负载，以在从待机模式转变到主动读取模式时通过维持感测放大器参考电压sainr来加速升高操作。主要来说，当感测放大器参考电路301和主感测放大器电路在待机模式期间都关闭时，sainr保持器(即参考电压保持电路202(302))用以保持节点“感测放大器参考电压sainr”。
54.当在主动读取模式下操作时，因为感测放大器参考电压sainr由感测放大器参考电路301驱动，所以待机偏压电压sainr_stby与感测放大器参考电压sainr解耦。此解耦可由开关电路214来实现，所述开关电路214可包含传输门318和反相器319。传输门318的p型栅极端可接收空闲致能信号idleb，当确证感测放大器致能信号saeb信号为低时，将空闲致能信号idleb拉高。通过将空闲致能信号idleb设定为高，传输门318将关闭以便将感测放大器参考电压sainr与待机偏压电压sainr_stby解耦。当在待机模式下操作时，确证空闲致能信号idleb为低。
55.当在深度掉电模式下操作时，确证深度掉电信号dpdown为高以关闭第二p型晶体管317，这又将导致待机偏压电流ibias3断开。在深度掉电模式期间，感测放大器参考电路301、参考电压保持电路302以及主感测放大器电路303关闭。当不在深度掉电模式下操作时，确证深度掉电信号dpdown为低。
56.鉴于前述描述，本发明适用于作为非易失性存储器存储装置的读取机构的部分来采用，且本发明可实现以下优点中的至少一个，所述优点包含较低硬件成本、较低待机电流负担以及读取速度与感测放大器的数量之间的解离。硬件成本的降低可通过以下来实现：将一个参考电压保持电路302添加到感测放大器参考电路(例如301)和一或多个主感测放大器电路(例如303)中，而不必将主感测放大器电路(例如303)分割成多个组来降低待由感测放大器参考电路(例如301)服务的主感测放大器电路(例如303)的数量，且不必在第一数据输出出现之前添加额外虚设时钟。
57.除非明确地如此描述，否则在本技术所公开的实施例的详细描述中使用的元件、动作或指令不应解释为对本发明来说绝对关键或必要的。此外，如本文中所使用，不定冠词“一(a/an)”中的每一个可包含多于一个项目。如果希望只有一个项目，那么将使用术语“单个”或类似语言。此外，如本文中所使用，在多个项目和/或多个项目种类的列表之前的术语
“……
中的任一个”希望包含所述项目和/或项目种类个别地或结合其它项目和/或其它项目种类
“……
中的任一个”、
“……
的任何组合”、
“……
中的任何多个”和/或“中的多个的任何组合”。此外，如本文中所使用，术语“集合”希望包含任何数量的项目，包含零。此外，如本文中所使用，术语“数量”希望包含任何数量，包含零。
58.本领域技术人员将明白，在不脱离本发明的范围或精神的情况下，可对所公开的实施例的结构做出各种修改和变化。鉴于前述内容，希望本发明涵盖属于随附权利要求和其等效物的范围内的本发明的修改和变化。