一种异构裸片系统集成芯片结构及其制作方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种异构裸片系统集成芯片结构及其制作方法。


背景技术：

2.系统级封装sip(system in package)能够将多个不同功能的有源元件，以及无源元件、微机电系统(mems)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质ic集成。有效解决了soc(系统级芯片)不能集成模拟、射频和数字功能。系统级封装sip集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。然而，目前芯片从开始设计到最终产品完成生产的周期仍然很长，无法满足越来越快的产品更新迭代速度。而一旦产品更新不够快，就无法满足市场需求和整个行业的发展速度。因此，芯片制造过程中，对于芯片封装的要求，尤其是时效性要求也与日俱增。
3.晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺。比如：采用键合工艺实现待集成芯片与晶圆之间的物理连接，通过电镀技术实现半导体器件之间的电性连接，通过硅通孔(through
‑
siliconvia，tsv)和电镀技术实现待集成芯片与其他电路之间的电性连接，集成方法较为复杂；而且集成结构存在体积和厚度较大的问题。


技术实现要素：

4.本发明的目的在于提供一种异构裸片系统集成芯片结构及其制作方法，能够简化集成工艺，并减小所形成集成结构的体积和厚度。
5.为了实现上述目的，本发明提供一种异构裸片系统集成芯片的制作方法，包括：
6.提供晶圆片，所述晶圆片中形成有多个第一裸片，所述第一裸片顶部形成有外接焊线板和第一焊线板；
7.在所述第一裸片上、所述第一焊线板远离所述外接焊线板的一侧形成第一可固化粘接层；
8.提供多个第二裸片，所述第二裸片上形成有第二焊线板；
9.将所述第二裸片粘接在所述第一裸片上的所述第一可固化粘接层上，所述第二裸片上的所述第二焊线板与所述第一裸片上的所述第一焊线板隔空垂直相对，在所述第一裸片上的所述第一焊线板与所述第二裸片上的所述第二焊线板之间形成空腔；
10.在所述空腔内形成导电互连结构；
11.沿各个所述第一裸片与所述晶圆片之间的分割区域切割粘接有所述第二裸片的所述第一裸片；
12.与所述第一裸片上的所述外接焊线板形成外接互连线；
13.胶封所述第一裸片的顶面和所述第二裸片的侧面。
14.本发明还提供一种异构裸片系统集成芯片结构，包括：
15.第一裸片，所述第一裸片顶部形成有外接焊线板和第一焊线板；
16.第一可固化粘接层，设在所述第一裸片上、所述第一焊线板远离所述外接焊线板的一侧；
17.第二裸片，粘接在所述第一可固化粘接层上，所述第二裸片朝向所述第一裸片的表面形成有第二焊线板，所述第二裸片上的所述第二焊线板与所述第一裸片上的所述第一焊线板隔空垂直相对，在所述第一裸片上的所述第一焊线板与所述第二裸片上的所述第二焊线板之间形成有空腔；
18.所述空腔内形成有导电互连结构；
19.所述第一裸片上的所述外接焊线板上形成有外接互连线；
20.所述第一裸片的顶面和所述第二裸片的侧面设有封胶层。
21.本发明的有益效果在于：在第一裸片、第一裸片上的第一焊线板、第一可固化粘接层、第二裸片以及第二裸片上的第二焊线板之间形成空腔，通过电镀工艺在空腔内内形成金属镀层，通过干法刻蚀或者研磨工艺对空腔外的金属镀层进行刻蚀或研磨形成导电互连结构，导电互连结构的一端与第二焊线板电连接，导电互连结构的另一端与第一焊线板电连接，从而实现第二裸片和第一裸片通过导电互连结构电连接，简化了第一裸片和第二裸片的连接结构，简化了工艺，提高集成度，提高封装结构的导电性能。
22.进一步地，在第一裸片上的外接焊线板的表面形成外接金属镀层，通过干法刻蚀或研磨工艺将外接焊线板上多余的金属镀层进行刻蚀或研磨形成外接焊线凸片，外接互连线的一端与印刷电路基板上的金属互连结构相连接，另一端与外接焊线板表面的外接焊线凸片相连接，实现第一裸片和印刷电路基板的电连接，从而外接互连线实现了第一裸片和印刷电路基板之间的电连接，简化了第二裸片和印刷电路基板的连接结构，提高集成度，提高封装结构的导电性能，且有利于减小所形成封装结构的体积。
23.进一步地，封胶层位于第一裸片的顶面和第二裸片的侧面，能够起到绝缘、密封以及防潮的作用，可以减小第一裸片、第二裸片以及印刷电路基板受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能，而且简化了封装方法，且有利于减小所形成封装结构的体积。
附图说明
24.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1
‑
图10为本发明实施例所提供的一种异构裸片系统集成芯片的制作方法中不同步骤对应的结构示意图。
26.附图标记：100
‑
晶圆片；101
‑
第一裸片；102
‑
外接焊线板；103
‑
第一焊线板；104
‑
介质覆盖层；105
‑
第一可固化粘接层；201
‑
第二裸片；202
‑
第二焊线板；301
‑
导电互连结构；302
‑
外接焊线凸片；303
‑
第二可固化粘接层；304
‑
印刷电路基板；305
‑
外接互连线；306
‑
封胶层。
polishedwafers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。本实施例中晶圆片100为单晶硅。
43.本实施例中，形成于所述晶圆片100中的多个第一裸片101可以为同一类型或不同类型的芯片。需要说明的是，本实施例中以晶圆片100中形成有三个第一裸片101为例进行说明，但所述第一裸片101的数量不仅限于三个。
44.本实施例中，所述外接焊线板102和所述第一焊线板103位于所述第一裸片101的顶面，所述外接焊线板102和所述第一焊线板103用于与半导体器件相连，所述外接焊线板102和所述第一焊线板103可以使用本领域技术任意熟知的任意合适的导电材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(mo)、铝(al)、铜(cu)、钨(w)、钽(ta)、铂(pt)、钌(ru)、铑(rh)、铱(ir)、铬(cr)、钛(ti)、金(au)、锇(os)、铼(re)、钯(pd)等金属中一种制成或由上述金属形成的叠层制成。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成所述外接焊线板102和所述第一焊线板103，优选的，本实施例中，所述外接焊线板102和所述第一焊线板103采用金属铜。
45.参考图2，执行步骤s02，在所述外接焊线板102上形成介质覆盖层104，在所述第一裸片101上、所述第一焊线板103远离所述外接焊线板102的一侧形成第一可固化粘接层105；
46.本实施例中，在所述第一裸片101上、所述第一焊线板103远离所述外接焊线板102的一侧形成第一可固化粘接层105之前，在所述第一裸片101上沉积一层介质层，通过干法刻蚀工艺刻蚀介质层，在所述外接焊线板102上形成介质覆盖层104，所述介质覆盖层104的材料为聚酰亚胺或高含碳介质中的一种，优选的，本实施例中介质覆盖层104采用高含碳介质；
47.本实施例中，在所述外接焊线板102上形成介质覆盖层104之后，在所述第一裸片101上沉积一层粘接层，通过干法刻蚀工艺刻蚀粘接层，在所述第一裸片101上、所述第一焊线板103远离所述外接焊线板102的一侧形成第一可固化粘接层105，且所述第一可固化粘接层105具有绝缘特性，还用于实现所述导电互连结构301与其他部件的绝缘，所述第一可固化粘接层105的材料包括环氧树脂或硅树脂中的任一种，但不限于以上材料，优选的，本实施例中，第一可固化粘接层105采用环氧树脂制成。
48.参考图3，执行步骤s03，提供多个第二裸片201，所述第二裸片201上形成有第二焊线板202；
49.本实施例中，所述第二裸片201可以采用集成电路制作技术所制成，所述第二裸片201可以为具有不同功能的有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种，具体地，所述第二裸片201可以为存储芯片、通讯芯片、处理器或逻辑芯片，在其他实施例中，还可以根据实际工艺需求，选取其他功能的芯片；
50.本实施例中，所述第二焊线板202位于所述第二裸片201上，所述第二焊线板202可以使用本领域技术任意熟知的任意合适的导电材料，所述第二焊线板202与所述第一焊线板103所使用的材质和形成方法相同，此处不在赘述。
51.参考图4，执行步骤s04，将所述第二裸片201粘接在所述第一裸片101上的所述第一可固化粘接层105上，所述第二裸片201上的所述第二焊线板202与所述第一裸片101上的所述第一焊线板103隔空垂直相对，在所述第一裸片101上的所述第一焊线板103与所述第
二裸片201上的所述第二焊线板202之间形成空腔；
52.本实施例中，将所述第二裸片201形成有所述第二焊线板202的一侧朝向所述第一裸片101形成有第一焊线板103的一侧，将所述第二焊线板202和所述第一焊线板103隔空垂直相对，将所述第二裸片201形成有所述第二焊线板202的一侧热压熔融键合在所述第一裸片101上的所述第一可固化粘接层105上，因为所述第一可固化粘接层105的支撑作用，在所述第一裸片101上的所述第一焊线板103与所述第二裸片201上的所述第二焊线板202之间形成空腔，所述空腔便于为后续填充导电材料提供空间，进而形成连接所述第一焊线板103和所述第二焊线板202的导电互连结构301，从而实现所述第一裸片101和所述第二裸片201之间的电连接，。
53.参考图5和图6，执行步骤s05，在所述空腔内形成导电互连结构301；
54.本实施例中，如图5所示，在所述空腔内形成导电互连结构301之前，通过等离子气体氧化和/或氮化工艺去除所述外接焊线板102上的所述介质覆盖层104，优选的，本实施例中，通过离子气体氧化工艺去除所述介质覆盖层104；
55.本实施例中，如图6所示，通过电镀工艺在所述空腔内形成所述导电互连结构301，可在所述空腔中实现良好的填充效果，从而提高所述第一焊线板103和所述第二焊线板202之间电性连接的可靠性，实现所述第二裸片201通过所述导电互连结构301与所述第一裸片101电连接，具体地，将键合后的所述第二裸片201与所述晶圆片100放置到含有金属离子的溶液(例如：化学镀银、镀镍、镀铜等溶液)中，根据氧化还原反应原理，利用强还原剂使所述金属离子还原成金属而沉积在所述第一焊线板103、所述第二焊线板202和所述外接焊线板102的表面，形成金属镀层，经过一段反应时间之后，金属镀层将所述空腔填满，然后通过干法刻蚀或者研磨工艺对所述空腔外的金属镀层进行刻蚀或研磨，从而在所述空腔内形成所述导电互连结构301，所述导电互连结构301的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种，优选的，本实施例中，所述导电互连结构301和所述外接焊线凸片302的材料为金属铜；
56.本实施例中，如图6所示，在所述空腔内形成导电互连结构301的同时，通过电镀工艺在所述外接焊线板102上形成外接焊线凸片302，具体的，将键合后的所述第二裸片201与所述晶圆片100放置到含有金属离子的溶液(例如：化学镀银、镀镍、镀铜等溶液)中，根据氧化还原反应原理，利用强还原剂使所述金属离子还原成金属而沉积所述外接焊线板102的表面，形成金属镀层，然后通过干法刻蚀或者研磨工艺对多余的金属镀层进行刻蚀或研磨形成所述外接焊线凸片302，所述外接焊线凸片302的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种，优选的，本实施例中，所述外接焊线凸片302的材料为金属铜。
57.参考图7，执行步骤s06，沿各个所述第一裸片101与所述晶圆片100之间的分割区域切割粘接有所述第二裸片201的所述第一裸片101；
58.本实施例中，通过切割工艺沿各个所述第一裸片101与所述晶圆片100之间的分割区域将粘接有所述第二裸片201的所述第一裸片101从晶圆片100上切割下来。
59.参考图8和图9，执行步骤s07，与所述第一裸片101上的所述外接焊线板102形成外接互连线305；
60.本实施例中，在与所述第一裸片101上的所述外接焊线板102形成外接互连线305之前，将所述第一裸片101的底端键合在印刷电路基板304上，在所述第一裸片101键合在所
述印刷电路基板304之前，先在所述印刷电路基板304上沉积一层粘接层，通过刻蚀工艺刻蚀粘接层，形成所述第二可固化粘接层303，所述第二可固化粘接层303具有绝缘特性，还用于实现所述第一裸片101、所述印刷电路基板304与其他部件的绝缘，且所述第二可固化粘接层303的材料与所述第一可固化粘接层105材料相同，此处不再赘述；
61.本实施例中，所述第一裸片101远离所述第二裸片201的一侧通过热压熔融键合在所述印刷电路基板304上的所述第二可固化粘接层303上，实现所述第一裸片101和所述印刷电路基板304的固定；
62.本实施例中，所述印刷电路基板304的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述印刷电路基板304还能够为绝缘体上的硅材料或者绝缘体上的锗材料等其他类型的材料，所述印刷电路基板304的材料可以是适宜于工艺需要或易于集成的材料；需要说明的是，所述印刷电路基板304可以采用集成电路制作技术所制成，例如在基板上通过沉积、刻蚀等工艺形成n型金属氧化物半导体器件和p型金属氧化物半导体器件等器件，在所述器件上形成介质层、金属互连结构等结构。
63.本实施例中，所述外接互连线的一端与所述外接焊线板上的所述外接焊线凸片相连接，所述外接互连线305的另一端与所述印刷电路基板304上的金属互连结构相连接，实现所述第一裸片101上的所述外接焊线板102和所述印刷电路基板304的电连接，从而实现所述第二裸片201、所述导电互连结构301、所述第一裸片101、所述外接焊线凸片302、所述外接互连线305和所述印刷电路基板304之间的电连接。
64.参考图10，执行步骤s09，胶封所述第一裸片101的顶面和所述第二裸片201的侧面；
65.本实施例中，胶封所述第一裸片101的顶面和所述第二裸片201的侧面形成封胶层306，所述封胶层306的材料为无机介电材料或有机固化膜，所述封胶层306能够起到绝缘、密封以及防潮的作用，可以减小所述第一裸片101、所述第二裸片201以及所述印刷电路基板304受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能，优选的，本实施例中，所述封胶层306的材料为无机介电材料，需要说明的是，所述封胶层306的厚度不宜过小，也不宜过大，如果所述封胶层306的厚度过大，容易增大所形成封装结构的厚度和体积；如果所述封胶层306的厚度过小，则容易影响所述封胶层306的封装效果，优选的，本实施例中，所述封胶层306的厚度为5～50微米。
66.实施例2
67.本实施例提供了一种裸片系统集成芯片结构，图10示出了实施例2的一种异构裸片系统集成芯片结构的剖面结构示意图，请参考图10，所述异构裸片系统集成芯片结构，包括：
68.第一裸片101，所述第一裸片101顶部形成有外接焊线板102和第一焊线板103；
69.第一可固化粘接层105，设在所述第一裸片101上、所述第一焊线板103远离所述外接焊线板102的一侧；
70.第二裸片201，粘接在所述第一可固化粘接层105上，所述第二裸片201朝向所述第一裸片101的表面形成有第二焊线板202，所述第二裸片201上的所述第二焊线板202与所述第一裸片101上的所述第一焊线板103隔空垂直相对，在所述第一裸片101上的所述第一焊线板103与所述第二裸片201上的所述第二焊线板202之间形成空腔；
71.所述空腔内形成有导电互连结构301；
72.所述第一裸片101上的所述外接焊线板102上形成有外接互连线305；
73.所述第一裸片101的顶面和所述第二裸片201的侧面设有封胶层306。
74.本实施例中，在所述第一裸片101上、所述第一焊线板103远离所述外接焊线板102的一侧形成第一可固化粘接层105，将所述第二裸片201上的所述第二焊线板202朝向所述第一裸片101的一侧键合在所述第一裸片101上的所述第一可固化粘接层105上，所述第二焊线板202和所述第一焊线板103隔空垂直相对，在所述第一裸片101上的所述第一焊线板103与所述第二裸片201上的所述第二焊线板202之间形成空腔，通过电镀工艺在所述空腔内形成所述金属镀层，同时在所述第一裸片101上的所述外接焊线板102的表面形成外接金属镀层，通过干法刻蚀或者研磨工艺对所述空腔外的金属镀层进行刻蚀或研磨形成所述导电互连结构301，所述导电互连结构301的一端与所述第二焊线板202电连接，所述导电互连结构301的另一端与所述第一焊线板103电连接，从而实现所述第二裸片201和所述第一裸片101通过所述导电互连结构301电连接，通过干法刻蚀或研磨工艺将所述外接焊线板102上多余的所述金属镀层进行刻蚀或研磨形成外接焊线凸片302，将所述第一裸片101远离所述第二裸片201的一侧通过热压熔融键合在所述印刷电路基板304上的所述第二可固化粘接层303上，所述外接互连线305的一端与所述印刷电路基板304上的金属互连结构相连接，所述外接互连线305的另一端与所述外接焊线板102表面的所述外接焊线凸片302相连接，实现所述第一裸片101和所述印刷电路基板304的电连接，从而所述导电互连结构301和所述外接互连线305实现了所述第二裸片201、所述第一裸片101和所述印刷电路基板304之间的电连接，简化了封装方法，且有利于减小所形成封装结构的体积。
75.本实施例中，封胶层306位于所述第一裸片101的顶面和所述第二裸片201的侧面，能够起到绝缘、密封以及防潮的作用，可以减小所述第一裸片101、所述第二裸片201以及所述印刷电路基板304受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能，而且简化了封装方法，且有利于减小所形成封装结构的体积。
76.需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
77.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。