存储器器件及其制造方法与流程

1.本公开涉及一种存储器器件及其制造方法。


背景技术：

2.在过去的数十年中，对数据储存不断增长的需求已使得非易失性存储器不断微缩，且非易失性存储器中的单元从单层级单元(single
‑
level cell， slc)发展为多层级单元(multi
‑
level cell，mlc)。然而，这些解决方案受到二维设计的局限性限制。非易失性存储器中的所有单元彼此邻近地一字排开成一串，但仅存在一个单元层级。此最终限制了非易失性存储器可提供的容量。
3.三维存储器是解决非易失性存储器的储存容量方面的一些问题的新演进。通过在垂直方向上堆叠单元，可明显地增大储存容量但却不会显著地增大非易失性存储器的占地面积。对三维快闪存储器的广泛研究已在进行中。另一方面，三维单晶体管单电阻器(one
‑
transistor
‑
one
‑
resistor，1t1r) /单晶体管单电容器(one
‑
transistor
‑
one
‑
capacitor，1t1c)存储器仅限于用于双端子选择器，而无法用于三端子晶体管。


技术实现要素：

4.在本公开的一方面中，提供一种存储器器件。所述存储器器件包括：多条字线，在衬底之上沿着第一方向延伸，且在垂直方向上彼此间隔开；多个沟道层，分别沿着所述多条字线中的一者的侧壁延伸，且在第二方向上与所述多条字线相邻，所述第二方向与所述第一方向相交；多个栅极介电层，分别在所述多条字线中的一者与所述多个沟道层中的一者之间延伸；导电柱，穿透过所述多个沟道层；及储存柱，穿透过所述多个沟道层，且沿着所述第一方向在侧向上与所述导电柱间隔开，其中所述储存柱包括：内电极，沿着垂直方向连续地延伸；切换层，包绕在所述内电极周围；及外电极，在侧向上环绕所述切换层且包括多个环形部分，所述多个环形部分在垂直方向上彼此间隔开且各自在侧向上与所述多个沟道层中的对应一者接触。
5.在本公开的另一方面中，提供一种存储器器件。所述存储器器件包括：堆叠结构，包括交替地堆叠在衬底上的多个膜组及多个间隔件层，其中所述多个膜组中的每一者包括复合层及位于所述复合层上方或下方的隔离层，且多个所述复合层分别包括字线、在侧向上与所述字线相邻的沟道层及在所述字线与所述沟道层之间延伸的栅极介电层；导电柱，沿着垂直方向穿透过所述堆叠结构，其中所述导电柱穿透过所述堆叠结构中的多个所述沟道层；以及储存柱，沿着所述垂直方向穿透过所述堆叠结构，且在侧向上与所述导电柱间隔开，其中所述储存柱穿透过所述堆叠结构中的多个所述沟道层，所述储存柱包括内电极、在侧向上环绕所述内电极的切换层及在侧向上环绕所述切换层的外电极，且所述外电极具有多个环形部分，所述多个环形部分在垂直方向上彼此隔开且各自与多个所述沟道层中的对应一者接触。
6.在本公开的又一方面中，提供一种存储器器件。所述存储器器件包括：堆叠结构，
包括交替地堆叠在衬底上的多个膜组及多个间隔件层，其中所述多个膜组中的每一者包括复合层及位于所述复合层上方或下方的隔离层，且所述复合层分别包括字线、在侧向上与所述字线相邻的沟道层及在所述字线与所述沟道层之间延伸的栅极介电层；以及导电柱及储存柱，沿着垂直方向各别地穿透过所述堆叠结构，其中所述导电柱及所述储存柱穿透过所述堆叠结构中的多个所述沟道层，且所述储存柱包括：内电极，沿着所述垂直方向连续地延伸；切换层，包绕在所述内电极周围；及外电极，在侧向上环绕所述切换层，其中所述多个间隔件层相对于多个所述隔离层及多个所述沟道层在侧向上突出到所述储存柱中，且所述储存柱的所述外电极具有通过所述多个间隔件层的多个突出部分在垂直方向上彼此隔开的多个环形部分。
附图说明
7.结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
8.图1a是说明根据本公开的一些实施例的存储器器件的三维示意图。
9.图1b是说明图1a中所示的存储器器件中的存储胞元的三维示意图。
10.图1c是沿着图1a中所示的线a
‑
a’的示意性剖视图。
11.图1d是说明图1a中所示的储存柱中的一者中的外电极及内电极的三维示意图。
12.图1e是沿着图1a中所示的线b
‑
b’的示意性剖视图。
13.图1f是图1a中所示的导电柱中的一者的三维示意图。
14.图2是说明形成图1a中所示的存储器器件的制造方法的流程图。
15.图3a到图3m是说明在图2中所示的存储器器件的制造工艺期间的各个阶段的中间结构的三维示意图。
16.图4a到图4c分别是沿着图3f到图3h中所示的线a
‑
a’的示意性剖视图。
17.图4d及图4e分别是沿着图3i及图3j中所示的线b
‑
b’的示意性剖视图。
18.图5a是说明根据本公开的一些实施例的存储器器件的三维示意图。
19.图5b是沿着图5a中所示的线c
‑
c’的示意性剖视图。
20.图5c是沿着图5a中所示的线d
‑
d’的示意性剖视图。
21.图6a是说明根据本公开的一些实施例的存储器器件的三维示意图。
22.图6b是沿着图6a中所示的线e
‑
e’的示意性剖视图。
23.图6c是沿着图6a中所示的线f
‑
f’的示意性剖视图。
24.图7是说明图6a中所示的存储器器件的制造方法的流程图。
25.图8a到图8e是说明在根据图7中所示的制造方法形成储存柱中的一者期间的各个阶段的结构的示意性剖视图。
26.图8f是说明在根据图7中所示的制造方法形成导电柱中的一者期间的一个阶段的中间结构的示意性剖视图。
27.图9是说明根据本公开的一些实施例的半导体器件的一部分的剖视图。
具体实施方式
28.以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
29.此外，为易于说明，本文中可使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括器件在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)且本文中所用的空间相对性描述语可同样相应地进行解释。
30.图1a是说明根据本公开的一些实施例的存储器器件10的三维示意图。图1b是说明图1a中所示的存储器器件10中的存储胞元mc的三维示意图。
31.参考图1a及图1b，存储器器件10是三维存储器器件，且包括形成在衬底100上的存储胞元mc的堆叠。在一些实施例中，衬底100是半导体衬底(未示出)之上(例如，半导体晶片或绝缘体上半导体 (semiconductor
‑
on
‑
insulator，soi)晶片)之上的刻蚀停止层。在这些实施例中，衬底100与半导体晶片(或soi晶片)之间可形成有有源器件(例如，晶体管)及这些有源器件(两者皆未示出)的内连线。在替代实施例中，衬底100是半导体晶片或soi晶片。
32.存储胞元mc被形成在成对的堆叠结构102中。堆叠结构102中的每一者可沿着方向y延伸。每一对中的堆叠结构102可沿着与方向y相交的方向x在侧向上彼此间隔开。此外，相邻的成对的堆叠结构102也可沿着方向x在侧向上彼此间隔开。堆叠结构102中的每一者包括沿着垂直方向 z堆叠的多个膜组104。此外，堆叠结构102中的每一者包括间隔件层106。每一堆叠结构102中的膜组104通过间隔件层106在垂直方向上彼此隔开。在一些实施例中，每一堆叠结构102中的最底部膜组104通过间隔件层106 中的最底部间隔件层与衬底100隔开。每一膜组104包括：字线108；沟道层110，在侧向上与字线108相邻；以及栅极介电层112，延伸于字线108 与沟道层110之间。字线108、沟道层110及栅极介电层112可具有实质上相同的厚度，且可共同地被视为复合层114。复合层114沿着方向y延伸。字线108的侧壁及沟道层110的侧壁界定复合层114的相对的侧壁。在一些实施例中，复合层114的侧壁与隔离层116的侧壁及间隔件层106的侧壁实质上共面。此外，在一些实施例中，堆叠结构102中的复合层114与同一对中的另一堆叠结构102中的复合层114相对于位于这些堆叠结构102 之间且沿着方向y延伸的中心轴线镜像对称。因此，这些堆叠结构102中的字线108位于这些堆叠结构102中的栅极介电层112之间，且这些堆叠结构102中的栅极介电层112位于这些堆叠结构102中的沟道层110之间。此外，每一膜组104还包括隔离层116，隔离层116将复合层114与在垂直方向上相邻的间隔件层106隔开。隔离层116亦可沿着方向y延伸。在一些实施例中，隔离层116位于同一膜组104中的复合层114上方。在替代实施例中，隔离层116位于同一膜组104中的复合层114下方。字线108 由导电材料形成；沟道层110由半导体材料形成；栅极介电层112由介电材料形成；且隔离层116由绝缘材料形成。举例来说，导电材料可包括钨、
氮化钛、钌、氮化钽、钼、氮化钨等或其组合；半导体材料可包括金属氧化物材料(例如，氧化铟镓锌(igzo)、其他铟系氧化物材料等)；介电材料可包括氧化硅或高介电常数介电材料(即，介电常数(k)大于3.9或大于7或更大的介电材料，例如氧化铪、氧化铪铝、硅酸铪、氧化钽、氧化铝、氧化锆等或其组合)；且绝缘材料可包括氧化硅、氮化硅、氮氧化硅等或其组合。此外，还如将参考图3f及图3i、图4a及图4d所述，间隔件层106可由功能材料形成。绝缘材料可选择性地被沉积在所述功能性材料上，而导电材料则否。此功能性材料的选择可包括聚合物，例如聚苯并恶唑(polybenzoxazole，pbo)、聚酰亚胺、苯并环丁烯(benzocyclobutene， bcb)等；氮化物，例如氮化硅等；氧化物，例如氧化硅、磷硅酸盐玻璃 (phosphosilicate glass，psg)、硼硅酸盐玻璃(borosilicate glass，bsg)、掺杂硼的磷硅酸盐玻璃(boron
‑
dopedphosphosilicate glass，bpsg)等或其组合。可选地，可对功能性材料执行表面处置以确保所述的选择性。
33.堆叠结构102中形成有导电柱118及储存柱120。各堆叠结构102中的导电柱118及储存柱120沿着堆叠结构102的延伸方向(例如，方向y) 交替排列，且在侧向上彼此间隔开。换句话说，堆叠结构102中的每一者中形成有多对导电柱118及储存柱120。每一对中的导电柱118及储存柱 120彼此间隔开，且相邻的成对的导电柱118及储存柱120也在侧向上间彼此隔开。导电柱118及储存柱120在垂直方向上延伸穿过堆叠结构102，且可立在衬底100上。因此，导电柱118及储存柱120中的每一者在侧向上由堆叠结构102中的一者环绕。在一些实施例中，导电柱118及储存柱120 中的每一者由堆叠结构102中的一者完全环绕，且可不在侧向上从堆叠结构102的侧壁突出。导电柱118及储存柱120穿透过堆叠结构102中的间隔件层106、沟道层110及隔离层116，而导电柱118及储存柱120可不穿透过堆叠结构102中的字线108及栅极介电层112。在一些实施例中，如图 1a及图1b中所示，导电柱118及储存柱120位于字线108及栅极介电层 112旁边，且在侧向上与栅极介电层112接触。此外，尽管导电柱118及储存柱120被绘示为矩形柱，但作为另外一种选择导电柱118及储存柱120 可形成为其他形状(例如，圆形柱)，本公开并不仅限于此。
34.储存柱120分别包括外电极122、切换层124及内电极126。外电极122 在侧向上环绕内电极126，且切换层124延伸于外电极122与内电极126之间。如此一来，外电极122在侧向上与堆叠结构102接触，而内电极126 通过切换层124及外电极122与堆叠结构102间隔开。储存柱120用于数据储存。在一些实施例中，切换层124由电阻可变材料形成，且储存柱120 可被视为可变电阻器。在这些实施例中，施加设定在外电极122与内电极 126之间的电压偏压可使得切换层124能够从高电阻状态(或逻辑“0”)转变为低电阻状态(或逻辑“1”)，且反之亦然。当切换层124从高电阻状态切换为低电阻状态时，切换层124中可形成导电路径(例如，导电细丝)，且使得切换层124被软击穿(softbreakdown)。另一方面，通过对外电极122 及内电极126施加极性相反的电压偏压，可切断导电路径，且切换层124 从低电阻状态切换为高电阻状态。电阻可变材料可包括例如氧化铪、氧化锆、氧化铪锆(hfzro)、氧化铪铝(hfalo)、氮氧化铪(hfon)、氧化铪锶(hfsro)、氧化铪钇(hfyo)等或其组合。
35.在其他实施例中，切换层124由相变材料形成，且储存柱120也可被视为可变电阻器。在这些实施例中，切换层124的结晶度可局部地更改，且此结晶度变化使得切换层124能够从高电阻状态(或逻辑“0”)转变为低电阻状态(或逻辑“1”)，且反之亦然。可通过外电极122及内电极126中的一者产生的焦耳加热来施行切换层124的此结晶度改变。举例来说，内
电极126可被配置成接收电压脉冲，且产生焦耳热来施行切换层124的转变。相变材料例如可以是硫属化物材料，且包括ge、te及sb中的一种或多种。举例来说，硫属化物材料可以是gesbte，例如ge2sb2te5(gst225)、ge4sb2te4(gst424)等。在某些情形中，硫属化物材料可掺杂有n、si、 c、in、ga等，且此硫属化物材料的实例可以是经过掺杂的ge6sb1te
2 (gst612)。
36.在又一些其他实施例中，切换层124由铁电材料形成，且储存柱120 可被视为具有可变电容的电容器。为将电荷储存在储存电容器(亦即储存柱120)中，接通存取晶体管at(将进一步加以阐述)，且将高电压施加到内电极126。由于切换层124中储存偶极矩，因此感生出电荷，且储存电容器(亦即储存柱120)的电容发生更改。另一方面，为将储存电容器(亦即储存柱120)放电，接通存取晶体管at，且将内电极126接地或耦合到参考电压。电容的切换可指示电容器的逻辑高状态或逻辑低状态。举例来说，铁电材料可包括氧化铪系材料(例如，氧化铪锆(hf1‑
x
zr
x
o)、氧化铪铒 (hf1‑
x
er
x
o)、氧化铪镧(hf1‑
x
la
x
o)、氧化铪钇(hf1‑
x
y
x
o)、氧化铪钆 (hf1‑
x
gd
x
o)、氧化铪铝(hf1‑
x
al
x
o)、氧化铪钛(hf1‑
x
ti
x
o)、氧化铪钽 (hf1‑
x
ta
x
o)等)、钛酸钡(例如，batio3)、钛酸铅(例如，pbtio3)、锆酸铅(例如，pbzro3)、铌酸锂(linbo3)、铌酸钠(nanbo3)、铌酸钾(例如，knbo3)、钽酸钾(ktao3)、钪酸铋(bisco3)、铁酸铋(例如，bifeo3)、氮化铝钪(alscn)等或其组合。
37.另一方面，在其中切换层124由电阻可变材料形成的这些实施例中，外电极122及内电极126可分别由导电材料形成，例如氮化钛、氮化钽、钨、钛、钽、铝、铜、铝铜合金(alcu)等或其组合。在其中切换层124 由相变材料形成的这些实施例中，外电极122及内电极126中用作加热器的一者可由高电阻导电材料形成，而外电极122及内电极126中的另一者可由前述导电材料形成。举例来说，高电阻导电材料可包括氮化钛、氮化钽等或其组合。另外，在其中切换层124由铁电材料形成的这些实施例中，外电极122及内电极126可分别由前述导电材料形成。此外，导电柱118 也可由前述导电材料形成。
38.参考图1a及图1b，一字线108中的一区段、一栅极介电层112的在侧向上与此字线108的所述区段接触的区段、一沟道层110的在侧向上与此栅极介电层112的所述区段接触的区段以及穿透过此沟道层110的所述区段的一导电柱118及一储存柱120共同地形成一存储胞元mc。存储胞元 mc可包括存取晶体管at及连接到存取晶体管at的存储单元se。字线 108的所述区段可用作存取晶体管at的栅极端子。另外，导电柱118可用作存取晶体管at的源极端子及漏极端子中的一者，且储存柱120的外电极 122可用作存取晶体管at的源极端子及漏极端子中的另一者。换句话说，存取晶体管at是三端子晶体管。当接通存取晶体管at时，可在沟道层110 的位于导电柱118与储存柱120之间的一部分中形成导电通道。另外，当存取晶体管at处于关断状态时，导电通道可被切断或不存在。另一方面，储存柱120可用作存储单元se。储存柱120的外电极122可由存取晶体管 at与存储单元se共用，且用作存取晶体管at与存储单元se的共同节点。当接通存取晶体管at时，可依据导电柱118所接收到的电压及储存节点的内电极126所接收到的电压来确定跨越切换层124的电压偏压，且存储单元se可经受写入操作或读取操作。另一方面，当存取晶体管at处于关断状态时，共同节点将为电性浮置，且存储单元se变得不可存取。在其中储存柱120是可变电阻器的这些实施例中，存储胞元mc可被视为1t1r存储胞元。在其中储存柱120是可变电容器的其他实施例中，存储胞元mc可被视为1t1c存储胞元。如图1a中所示，存储胞元mc的堆叠可共用同一对导电柱118及储存柱120，而由不同的字线108控制。另外，位于同一高度处的一列存储胞元mc可共用同
一字线108、同一栅极介电层112及同一沟道层110，而由不同的成对导电柱118及储存柱120控制。
39.在一些实施例中，每一对中的堆叠结构102通过隔离壁128在侧向上彼此隔开。另外，相邻的成对堆叠结构102可通过隔离壁130在侧向上彼此隔开。在一些实施例中，隔离壁130可具有比隔离壁128的宽度大的宽度(即，沿着方向x的尺寸)。在替代实施例中，隔离壁130的宽度可与隔离壁128的宽度相同或小于隔离壁128的宽度。此外，在一些实施例中，存储器器件10还包括隔离柱132。隔离柱132在垂直方向上穿透过堆叠结构102，且将堆叠结构102中的每一沟道层110隔开成隔开的区段。一对导电柱118及储存柱120分别穿透过每一沟道层110的隔开的区段。因此，沟道层110的每一区段可仅包括在存储胞元mc中的一者中，且沟道层110 的位于处于同一高度处的一列存储胞元mc中的一些区段可通过沿着方向 y排列的一列隔离柱132隔开。在一些实施例中，隔离柱132在侧向上与栅极介电层112接触，且可在侧向上突出到栅极介电层112中或可不在侧向上突出到栅极介电层112中。此外，尽管隔离柱132被绘示为与导电柱118及储存柱120隔开，但所属领域的技术人员可调整导电柱118的位置、储存柱120的位置及隔离柱132的位置，以使得每一隔离柱132可在侧向上与相邻的导电柱118及储存柱120接触。隔离壁128、130及隔离柱132 可分别由绝缘材料形成，例如氧化硅、氮化硅、氮氧化硅等或其组合。
40.图1c是沿着图1a中所示的线a
‑
a’的示意性剖视图。图1d是说明图 1a中所示的储存柱120中的一者中的外电极122及内电极126的三维示意图。
41.参考图1a、图1c及图1d，每一储存柱120中的外电极122包括在垂直方向上隔开的环形部分122a。环形部分122a可分别在侧向上与处于同一高度处的栅极介电层112中的一者及沟道层110中的一者接触，且接触与这些栅极介电层112及沟道层110接触的隔离层116。另一方面，由于间隔件层106的选择性质，外电极122的环形部分122a可不覆盖间隔件层106 的内侧壁。作为另外一种选择，环形部分122a可部分地覆盖间隔件层106 的内侧壁，但可不完全覆盖间隔件层106的内侧壁，以使得同一外电极122 中的环形部分122a可在垂直方向上彼此隔开。此外，每一储存柱120的内电极126连续地延伸穿过对应堆叠结构102，且在侧向上由外电极122的环形部分122a环绕。另外，切换层124填充在外电极122与内电极126之间以及外电极122的环形部分122a之间。如图1c中所示，切换层124具有壁部分124w及在侧向上从壁部分124w突出的突出部分124p。突出部分 124p填充在外电极122的在垂直方向上隔开的环形部分122a之间，且在侧向上与间隔件层106接触。
42.图1e是沿着图1a中所示的线b
‑
b’的示意性剖视图。图1f是图1a中所示的导电柱118中的一者的三维示意图。
43.参考图1a、图1e及图1f，导电柱118分别具有沿着垂直方向z交替排列的宽部分118t及窄部分118n。导电柱118的宽部分118t在侧向上与复合层114及隔离层116接触，而导电柱118的窄部分118n在侧向上由间隔件层106环绕，且与间隔件层106间隔开。另外，存储器器件10还可包括环形间隔件134。环形间隔件134分别填充在界定在导电柱118中的一者的在垂直方向上相邻的宽部分118t之间的侧向凹槽中，且在侧向上与间隔件层106、及导电柱118的窄部分118n接触。换句话说，导电柱118的窄部分118n透过环形间隔件134而在侧向上与间隔件层106接触。在一些实施例中，环形间隔件134的外侧壁与导电柱118的宽部分118t的侧壁实质上共面。环形间隔件134可选择性地形成在间隔件层106的内侧壁上，但可
不覆盖栅极介电层112的内侧壁、沟道层110的内侧壁及隔离层116的内侧壁。作为另外一种选择，栅极介电层112的内侧壁、沟道层110的内侧壁及隔离层116的内侧壁可被环形间隔件134部分地覆盖，但栅极介电层112 的内侧壁及沟道层110的内侧壁可不被环形间隔件134完全覆盖。环形间隔件134可由绝缘材料形成，因此可选择性地形成在间隔件层106的内侧壁上。通过使环形间隔件134覆盖间隔件层106的内侧壁，可遮盖电柱118 的选择性沉积表面，且所沉积的导电柱118可连续地延伸穿过堆叠结构102。连续地延伸穿过堆叠结构102的导电柱118可分别用作存储胞元mc的堆叠的共同源极/漏极端子。
44.如上文所述，存储器器件10中的存储胞元mc是可堆叠的，因此存储器器件10不再仅限于二维设计，且存储器器件10的储存密度可显著地增大。此外，存储胞元mc是使用三端子存取晶体管at的1t1r或1t1c存储胞元。与不具有栅极端子的双端子选择器(例如，双向阈值开关(ovonicthreshold switching，ots)选择器)相比，根据本公开实施例的三端子存取晶体管at具有栅极端子，且栅极端子可用于抑制泄漏电流。因此，不必增大存取晶体管at的阈值电压来解决泄漏问题，因此可防止存储器器件10 的操作电压的不必要增大。此外，每一存储胞元mc中的存取晶体管at及存储单元se共用共同节点(即，储存柱120的外电极122)，且同一堆叠中的存储胞元mc的共同节点可彼此电隔离(即，外电极122的在垂直方向上隔开的环形部分122a)。因此，可防止在垂直方向上相邻的存储胞元 mc之间的干扰。
45.图2是说明形成图1a中所示的存储器器件10的制造方法的流程图。图3a到图3m是说明在图2中所示的存储器器件10的制造工艺期间的各个阶段的中间结构的三维示意图。图4a到图4c分别是沿着图3f到图3h 中所示的线a
‑
a’的示意性剖视图。图4d及图4e分别是沿着图3i及图3j 中所示的线b
‑
b’的示意性剖视图。
46.参考图2及图3a，执行步骤s100，且在衬底100上形成初始堆叠结构 302。初始堆叠结构302包括堆叠在衬底100上的多个膜组304，且包括将膜组304彼此隔开的间隔件层306。在一些实施例中，最底部膜组304通过间隔件层306中的最底部间隔件层与衬底100隔开。每一膜组304包括牺牲层308及堆叠在牺牲层308上或位于牺牲层308下方的隔离层310。牺牲层308将被图案化且由参考图1a所述的字线108、沟道层110及栅极介电层112取代。另外，隔离层310将被图案化以形成参考图1a所述的隔离层 116，且间隔件层306将被图案化以形成参考图1a所述的间隔件层106。牺牲层308相对于隔离层310及间隔件层306来说具有足够的刻蚀选择性，且衬底100相对于牺牲层308、隔离层310及间隔件层306来说具有足够的刻蚀选择性。在一些实施例中，衬底100、牺牲层308、隔离层310及间隔件层306分别是通过沉积工艺(例如，化学气相沉积(chemical vapor deposition，cvd)工艺)形成。
47.参考图2及图3b，执行步骤s102，且在初始堆叠结构302中形成沟槽 tr1(仅绘示单个沟槽tr1)。沟槽tr1在垂直方向上穿透过初始堆叠结构 302，且可沿着方向y延伸。通过形成沟槽tr1，初始堆叠结构302被切割成在侧向上隔开的部分，且当前衬底100的位于初始堆叠结构302的这些在侧向上隔开的部分之间的部分暴露出来。在一些实施例中，用于形成沟槽tr1的方法包括光刻工艺及刻蚀工艺(例如，各向异性刻蚀工艺)。由于衬底100相对于牺牲层308、隔离层310及间隔件层306来说可具有足够的刻蚀选择性，因此在刻蚀工艺期间衬底100可保持实质上完好。
48.参考图2及图3c，执行步骤s104，且使牺牲层308在侧向上内凹。牺牲层308相对于隔离层310的侧壁及间隔件层306的侧壁在侧向上内凹。换句话说，牺牲层308的靠近沟槽
tr1的部分被移除。如将参考图3d所述，将使用栅极介电层112及沟道层110填充先前被牺牲层308的这些部分占据的空间。在一些实施例中，使牺牲层308在侧向上内凹的方法包括刻蚀工艺，例如各向同性刻蚀工艺。由于牺牲层308相对于隔离层310、间隔件层306及衬底100来说可具有足够的刻蚀选择性，因此在刻蚀工艺期间隔离层310、间隔件层306及衬底100可保持实质上完好。
49.参考图2及图3d，执行步骤s106，且在界定在隔离层310与间隔件层 306之间的侧向凹槽中填充栅极介电层112以及沟道层110。每一栅极介电层112夹置在牺牲层308中的一者与沟道层110中的一者之间。在一些实施例中，沟道层110的背离栅极介电层112的侧壁与隔离层310的侧壁及间隔件层306的侧壁实质上共面。夹置在隔离层310中的一者与间隔件层 306中的一者之间的牺牲层308、栅极介电层112及沟道层110形成复合层 312。另外，位于相邻的沟槽tr1之间的复合层312、隔离层310及间隔件层306成为堆叠结构302’。在一些实施例中，用于形成栅极介电层112及沟道层110的方法包括：通过沉积工艺(例如，cvd工艺或原子层沉积 (atomic layer deposition，ald)工艺)形成全局地覆盖图3c中所示的结构的暴露表面的介电材料层(未示出)，且对所述介电材料层执行一种或多种刻蚀工艺(例如，各向同性刻蚀工艺或者各向异性刻蚀工艺与各向同性刻蚀工艺的组合)。介电材料层的剩余部分可形成栅极介电层112。随后，通过沉积工艺(例如，cvd工艺或ald工艺)在当前结构的暴露表面上全局地形成半导电材料层(未示出)，且然后通过例如刻蚀工艺(例如，各向异性刻蚀工艺)与平坦化工艺(例如，抛光工艺)的组合移除半导电材料层的在沟槽tr1中及在堆叠结构302/302’上方的部分。半导电材料层的剩余部分形成沟道层110。
50.参考图2及图3e，执行步骤s108，且在沟槽tr1中形成隔离壁130 (仅绘示单个隔离壁130)。在一些实施例中，用于形成隔离壁130的方法包括通过沉积工艺(例如，cvd工艺)在图3d中所示的结构上设置绝缘材料。随后，通过抛光工艺移除绝缘材料的在堆叠结构302’上方的部分。绝缘材料在沟槽tr1的剩余部分可形成隔离壁130。
51.参考图2、图3f及图4a，执行步骤s110，且形成参考图1a所述的储存柱120的外电极122。在穿透过堆叠结构302’的穿孔中形成外电极122。穿孔穿透过堆叠结构302’中的沟道层110。另外，在穿孔的侧壁处可暴露出堆叠结构302’中的栅极介电层112的背离牺牲层308的侧壁以及沟道层110 的内侧壁、隔离层310的内侧壁及间隔件层306的内侧壁。如参考图1a、图1c及图1d所述，每一外电极122具有在垂直方向上隔开的环形部分 122a。外电极122的环形部分122a可不覆盖间隔件层306的暴露表面。作为另外一种选择，外电极122的环形部分122a可部分地覆盖间隔件层306 的暴露表面，但可不完全覆盖这些表面，以使得可防止环形部分122a彼此接触。在一些实施例中，用于形成外电极122的方法包括通过光刻工艺及刻蚀工艺(例如，各向异性刻蚀工艺)在堆叠结构302’中形成穿孔，且包括通过沉积工艺(例如，ald工艺)在这些穿孔中形成导电材料。由于间隔件层306的选择性质，可避免(至少部分地)在间隔件层306的暴露表面上沉积导电材料，且在沉积导电材料之后间隔件层306的暴露表面可维持暴露(至少部分地)。此后，可通过刻蚀工艺(例如，各向异性刻蚀工艺) 移除导电材料的位于穿孔的底表面上及在堆叠结构302’上方的部分。导电材料的在穿孔的侧壁处的剩余部分形成外电极122的环形部分122a。
52.参考图2、图3g及图4b，执行步骤s112，且形成参考图1a所述的储存柱120的切换层124。切换层124的壁部分124w可呈管形状，且在侧向上由外电极122的环形部分122a环绕。
另外，切换层124还可包括在侧向上从切换层124的壁部分124w的外侧壁突出的突出部分124p。突出部分124124p填充在外电极122的环形部分122a之间，且在侧向上与间隔件层306的暴露表面接触。在一些实施例中，用于形成切换层124的方法包括通过沉积工艺(例如，ald工艺或cvd工艺)在穿孔中形成切换材料。随后，执行刻蚀工艺(例如，各向异性刻蚀工艺)或刻蚀工艺与抛光工艺的组合以移除切换材料的不期望部分。切换材料的剩余部分形成切换层 124。
53.参考图2、图3h及图4c，执行步骤s114，且形成参考图1a所述的储存柱120的内电极126。内电极126填充起穿孔，且在侧向上分别由切换层124环绕。在一些实施例中，用于形成内电极126的方法包括通过沉积工艺(例如，物理气相沉积(physical vapor deposition，pvd)工艺、cvd 工艺或ald工艺)、镀覆工艺或其组合将导电材料填充到穿孔中。随后，执行抛光工艺、刻蚀工艺(例如，各向同性刻蚀工艺或各向异性刻蚀工艺) 或其组合以移除导电材料的在堆叠结构302’上方的部分。因此，导电材料的剩余部分位于穿孔中，且形成内电极126。
54.参考图2、图3i及图4d，执行步骤s116，且在容纳将在以下步骤(如图3j及图4e中所示)中形成的导电柱118的穿孔中形成环形间隔件134。与用于容纳储存柱120的穿孔类似，形成有环形间隔件134的穿孔穿透过堆叠结构302’。穿孔穿透过堆叠结构302’中的沟道层110。另外，在穿孔的侧壁处可暴露出堆叠结构302’中的栅极介电层112的背离牺牲层308的侧壁以及沟道层110的内侧壁、隔离层310的内侧壁及间隔件层306的内侧壁。环形间隔件134可形成在间隔件层306的暴露表面上，且可不延伸到沟道层110的暴露表面、栅极介电层112的暴露表面及隔离层310的暴露表面。作为另外一种选择，环形间隔件134可延伸到沟道层110的暴露表面、栅极介电层112的暴露表面及隔离层310的暴露表面，但可不完全覆盖沟道层110的暴露表面。在一些实施例中，用于形成环形间隔件134的方法包括通过沉积工艺(例如，cvd工艺或ald工艺)在穿孔中形成绝缘材料。随后，执行刻蚀工艺(例如，各向异性刻蚀工艺)或刻蚀工艺与抛光工艺的组合以移除绝缘材料的不期望部分。绝缘材料的剩余部分形成环形间隔件134。
55.参考图2、图3j及图4e，执行步骤s118，且在容纳环形间隔件134 的穿孔中形成导电柱118。导电柱118可填充这些穿孔。如参考图1a、图 1e及图1f所述，导电柱118分别具有宽部分118t及窄部分118n。环形间隔件134在侧向上环绕窄部分118n，且位于宽部分118t之间。在一些实施例中，用于形成导电柱118的方法包括通过沉积工艺(例如，pvd工艺、 cvd工艺或ald工艺)、镀覆工艺或其组合将导电材料填充到穿孔中。随后，执行抛光工艺、刻蚀工艺(例如，各向同性刻蚀工艺或各向异性刻蚀工艺)或其组合以移除导电材料的在堆叠结构302’上方的部分。因此，导电材料的剩余部分位于穿孔中且形成导电柱118。
56.在上文所述的实施例中，在形成储存柱120之后，形成导电柱118以及环形间隔件134。然而，在替代实施例中，在形成储存柱120之前，形成导电柱118以及环形间隔件134。在这些实施例中，在步骤s110、s112、 s114之前执行步骤s116、s118。
57.参考图2及图3k，执行步骤s120，且在堆叠结构302’中形成沟槽tr2。沟槽tr2中的一者将每一堆叠结构302’划分成隔开的部分。沟槽tr2可沿着方向y延伸，且分别位于隔离壁130中的相邻隔离壁之间。沟槽tr2将堆叠结构302’中的牺牲层308、隔离层310及间隔件层306分别切割成隔开的线。因此，在沟槽tr2的侧壁处暴露出牺牲层308的剩余部分、隔离
层 310的剩余部分及间隔件层306的剩余部分。间隔件层306的剩余部分成为参考图1a所述的间隔件层106，且隔离层310的剩余部分成为参考图1a 所述的隔离层116。另一方面，栅极介电层112及沟道层110可与沟槽tr2 间隔开。在一些实施例中，用于形成沟槽tr2的方法可包括光刻工艺及刻蚀工艺(例如，各向异性刻蚀工艺)。
58.参考图2及图3l，执行步骤s122，且由字线108取代牺牲层308的剩余部分。在进行此取代之后，堆叠结构302’成为参考图1a所述的堆叠结构 102。在一些实施例中，用于由字线108取代牺牲层308的方法包括通过刻蚀工艺(例如，各向同性刻蚀工艺)移除牺牲层308。由于牺牲层308相对于隔离层116、间隔件层106、栅极介电层112及衬底100来说可具有足够的刻蚀选择性，因此在刻蚀工艺期间这些层可保持实质上完好。此外，由于沟道层110由隔离层116、间隔件层106及栅极介电层112包绕，因此沟道层110也可保持实质上完好。随后，通过沉积工艺(例如，pvd工艺、 cvd工艺或ald工艺)、镀覆工艺或其组合在当前结构上形成导电材料。导电材料填充在沟槽tr2中，且也填充在先前被牺牲层308占据的空间中。此后，执行刻蚀工艺(例如，各向异性刻蚀工艺)或刻蚀工艺与抛光工艺的组合以移除导电材料的位于堆叠结构102之间及堆叠结构102上方的部分。导电材料的剩余部分形成字线108。
59.参考图2及图3m，执行步骤s124，且在沟槽tr2中形成隔离壁128。在一些实施例中，用于形成隔离壁128的方法包括通过沉积工艺(例如cvd 工艺)将绝缘材料填充到沟槽tr2中。随后，可通过抛光工艺移除绝缘材料的在堆叠结构102上方的部分，且绝缘材料的剩余部分形成隔离壁128。
60.参考图2及图1a，执行步骤s126，且形成隔离柱132。隔离柱132形成在穿透过堆叠结构102且将沟道层110中的每一者划分成隔开的部分的穿孔中。在一些实施例中，用于形成隔离柱132的方法包括通过光刻工艺及刻蚀工艺(例如，各向异性刻蚀工艺)在堆叠结构102中形成穿孔。随后，通过沉积工艺(例如，pvd工艺、cvd工艺或ald工艺)将绝缘材料填充到所述穿孔中。此后，可通过抛光工艺移除绝缘材料的在堆叠结构 102上方的部分，且绝缘材料的剩余部分可形成隔离柱132。
61.至此，已完成图1a中所示的存储器器件10的制造。尽管未示出，但堆叠结构102可延伸到用于将堆叠结构102中的字线108向外布线到驱动电路的阶梯结构。驱动电路可形成在位于衬底100下方的半导体衬底上，且可被称为阵列下互补金属氧化物半导体 (complementary
‑
metal
‑
oxide
‑
semiconductor，cmos)电路(cmos underarray，cua)。在一些实施例中，用于形成阶梯结构的工艺包括在形成图 3b中所示的沟槽tr1之前对图3a中所示的初始堆叠结构302的边缘部分进行塑形，且被称为先阶梯工艺(staircase
‑
firstprocess)。在替代实施例中，用于形成阶梯结构的工艺包括在进行参考图3k及图3l所述的栅极取代工艺之前对图3j中所示的堆叠结构302’的边缘部分进行塑形，且此工艺可被称为后阶梯工艺(staircase
‑
lastprocess)。举例来说，用于对初始堆叠结构 302或堆叠结构302’进行塑形的工艺可包括多个刻蚀与修整(etch
‑
and
‑
trim) 步骤。此外，可将导电柱118及储存柱120的内电极126进一步布线到源极线及位线(两者皆未示出)。作为另外一种选择，导电柱118及内电极126 可用作源极线及位线。在一些实施例中，源极线及位线位于存储器器件10 上方。在替代实施例中，源极线位于存储器器件10之上，而位线延伸在衬底100下方，或者位线位于存储器器件10之上，而源极线延伸在衬底100 下方。此外，源极线及位线可与字线108一起进一步布线到下伏的驱动电路。
62.图5a是说明根据本公开的一些实施例的存储器器件10a的三维示意图。图5b是沿着图5a中所示的线c
‑
c’的示意性剖视图。图5c是沿着图 5a中所示的线d
‑
d’的示意性剖视图。图5a中所示的存储器器件10a类似于图1a中所示的存储器器件10。因此，将仅阐述存储器器件10与存储器器件10a之间的差异，且存储器器件10与存储器器件10a的相同或相似的部分将不再赘述。
63.参考图5a到图5c，在一些实施例中，导电柱118及储存柱120在侧向上与栅极介电层112间隔开。在这些实施例中，如图5b中所示，储存柱 120中的外电极122的环形部分122a在侧向上由沟道层110环绕，且透过沟道层110而在侧向上与栅极介电层112接触。另外，如图5c中所示，导电柱118的宽部分118t在侧向上由沟道层110及隔离层116环绕，且透过沟道层110而在侧向上与栅极介电层112接触。
64.图6a是说明根据本公开的一些实施例的存储器器件60的三维示意图。图6b是沿着图6a中所示的线e
‑
e’的示意性剖视图。图6c是沿着图6a 中所示的线f
‑
f’的示意性剖视图。图6a中所示的存储器器件60类似于图 1a中所示的存储器器件10。因此，将仅阐述存储器器件10与存储器器件 20之间的差异，存储器器件10与存储器器件20的相同或相似的部分将不再赘述。
65.参考图6a，每一堆叠结构102中的膜组104通过间隔件层606彼此隔开。在一些实施例中，每一堆叠结构102中的最底部膜组104经由最底部间隔件层606中的一者与衬底100隔开。如将进一步阐述，间隔件层606 相对于沟道层110、栅极介电层112及隔离层116来说可具有足够的刻蚀选择性。
66.参考图6a及图6b，储存柱620在垂直方向上延伸穿过堆叠结构102。储存柱620穿透过沟道层110以及隔离层116及间隔件层606。因此，储存柱620在侧向上与沟道层110、隔离层116及间隔件层606接触。在一些实施例中，储存柱620进一步在侧向上与栅极介电层112接触。如图6b中所示，间隔件层606在侧向上突出到储存柱620中。储存柱620可分别包括外电极622、切换层624及内电极626。内电极626在侧向上由切换层624 环绕。切换层624在侧向上与间隔件层606的突出部分606p接触，且通过外电极622在侧向上与栅极介电层112、沟道层110及隔离层116间隔开。在一些实施例中，切换层624被形成为不具有与参考图1c所述的切换层 124的突出部分124p类似的突出部分的壁结构。在这些实施例中，壁结构可具有沿着垂直方向实质上恒定的壁厚度。外电极622具有在垂直方向上隔开的环形部分622a。外电极622的环形部分622a中的每一者在侧向上环绕内电极626的一区段，且从内电极626的此区段延伸到隔离层116中的一者及沟道层110中的一者。在其中储存柱620在侧向上与栅极介电层112 接触的这些实施例中，外电极622的环形部分622a中的每一者进一步在侧向上与栅极介电层112中的一者接触。另外，外电极622的环形部分622a 通过间隔件层606的突出部分606p在垂直方向上彼此隔开。在这些实施例中，每一间隔件层606的突出部分606p夹置在外电极622的在垂直方向上相邻的环形部分622a之间。用于形成外电极622、切换层624及内电极626 的材料类似于用于形成参考图1a所述的外电极122、切换层124及内电极 126的材料，因此将不再赘述。
67.参考图6a及图6c，导电柱618在垂直方向上延伸穿过堆叠结构102。另外，导电柱618在侧向上与间隔件层606以及沟道层110及隔离层116 接触。在一些实施例中，导电柱618进一步在侧向上与栅极介电层112接触。导电柱618与间隔件层606之间不存在环形间隔
件(例如，参考图1e 所述的环形间隔件134)。此外，间隔件层606可不突出到导电柱618中，且导电柱618可分别具有沿着垂直方向z实质上恒定的宽度(例如，沿着方向x的尺寸)。另外，间隔件层606的在侧向上与导电柱618接触的侧壁可与复合层114的在侧向上与导电柱618接触的侧壁以及隔离层116的在侧向上与导电柱618接触的侧壁实质上共面。用于形成导电柱618的材料可类似于用于形成参考图1a所述的导电柱118的材料，因此将不再赘述。
68.图7是说明图6a中所示的存储器器件60的制造方法的流程图。图8a 到图8e是说明根据图7中所示的制造方法形成储存柱620中的一者期间的各个阶段的结构的示意性剖视图。图8f是说明根据图7中所示的制造方法形成导电柱618中的一者期间的一个阶段的中间结构的示意性剖视图。
69.参考图7，制造方法开始于执行参考图3a到图3e所述的步骤s100、 s102、s104、s106及s108，其中间隔件层306被间隔件层606取代。此后，如图8a中所示，执行步骤s700，且在堆叠结构302’中形成穿孔th1。穿孔th1被配置成容纳将在以下步骤中形成的储存柱620。穿孔th1可穿透过沟道层110以及隔离层116及间隔件层606。在每一穿孔th1的侧壁处暴露出的沟道层110的表面、隔离层116的表面及间隔件层606的表面可彼此实质上共面。换句话说，穿孔th1可分别具有实质上笔直的侧壁。在一些实施例中，当前穿孔th1可透过沟道层110的一些部分而在侧向上与栅极介电层112间隔开。在这些实施例中，在当前步骤中栅极介电层112 可不在穿孔th1的侧壁处暴露出。用于形成穿孔th1的方法可包括光刻工艺及刻蚀工艺，例如各向异性刻蚀工艺。
70.参考图7及图8b，执行步骤s702，且使穿孔th1的侧壁部分地外扩到堆叠结构302’中。沟道层110及隔离层116相对于间隔件层606在侧向上内凹。因此，间隔件层606可被视为具有延伸到穿孔th1中的突出部分 606p。在一些实施例中，当前栅极介电层112在穿孔th1的侧壁处暴露出。用于使穿孔th1的侧壁部分地外扩的方法可包括刻蚀工艺，例如各向同性刻蚀工艺。由于间隔件层606相对于沟道层110及隔离层116来说具有足够的刻蚀选择性，因此在刻蚀工艺期间间隔件层606可保持实质上完好，而沟道层110及隔离层116在侧向上内凹。
71.参考图7及图8c，执行步骤s704，且在当前结构上形成电极层800。电极层800可共形地覆盖穿孔th1的侧壁及底表面，且可延伸到堆叠结构 302’上。因此，电极层800可与间隔件层606的突出部分606p对应地在侧向上突出到穿孔th1中。在以下步骤中将对电极层800进行图案化以形成外电极622。在一些实施例中，用于形成电极层800的方法包括沉积工艺(例如，pvd工艺、cvd工艺或ald工艺)、镀覆工艺或其组合。
72.参考图7及图8d，执行步骤s706，且对电极层800进行图案化以形成外电极622。在图案化工艺期间，移除电极层800的对应于间隔件层606的突出部分606p而在侧向上突出的部分。另外，还移除电极层800的位于穿孔th1的底表面上以及电极层800的位于堆叠结构302’上方的部分。电极层800的剩余部分形成外电极622的环形部分622a。在一些实施例中，用于对电极层800进行图案化以形成外电极622的方法包括刻蚀工艺，例如各向异性刻蚀工艺。
73.参考图7及图8e，执行步骤s708，且在穿孔th1中形成切换层624。切换层624覆盖外电极622的暴露内侧壁，且在侧向上与间隔件层606接触。在一些实施例中，用于形成切换层624的方法包括通过沉积工艺(例如，ald工艺或cvd工艺)形成共形地覆盖图8d中所示的结
构的切换材料层。随后，通过刻蚀工艺(例如，各向异性刻蚀工艺)移除切换材料层的位于穿孔th1的底表面上及位于堆叠结构302’上方的部分。切换材料层的剩余部分形成切换层624。
74.参考图7及图6b，执行步骤s710，且形成内电极626。内电极626填充起穿孔th1。在一些实施例中，用于形成内电极626的方法包括通过沉积工艺(例如，pvd工艺、cvd工艺或ald工艺)、镀覆工艺或其组合将导电材料填充到穿孔th1中。随后，执行抛光工艺、刻蚀工艺或其组合以移除导电材料的在堆叠结构302’上方的部分。导电材料的剩余部分位于穿孔th1中，且形成内电极626。
75.参考图7及图8f，执行步骤s712，且在堆叠结构302’中形成穿孔th2。穿孔th2被配置成容纳将在以下步骤中形成的导电柱618。穿孔th2可穿透过沟道层110以及隔离层116及间隔件层606。在一些实施例中，穿孔 th2的侧壁处暴露出栅极介电层112，以使得将形成的导电柱618将在侧向上与栅极介电层112接触。另外，在一些实施例中，穿孔th2可分别具有笔直的侧壁。用于形成穿孔th2的方法可包括光刻工艺及刻蚀工艺，例如各向异性刻蚀工艺。
76.参考图7及图6c，执行步骤s714，且形成导电柱618。导电柱618填充起穿孔th2。在一些实施例中，用于形成导电柱618的方法包括通过沉积工艺(例如，pvd工艺、cvd工艺或ald工艺)、镀覆工艺或其组合将导电材料填充到穿孔th2中。随后，执行抛光工艺、刻蚀工艺或其组合以移除导电材料的在堆叠结构302’上方的部分。导电材料的剩余部分位于穿孔th2中，且形成导电柱618。
77.在上文所述的实施例中，导电柱618是在形成储存柱620之后形成。然而，在替代实施例中，导电柱618是在形成储存柱620之前形成。在这些实施例中，在步骤s700、s702、s704、s706、s708、s710之前执行步骤 s712、s714。此外，随后可执行参考图3k、图3l、图3m及图1a所述的步骤s120、s122、s124、s126以完成图6a中所示的存储器器件60的制造。
78.图9是说明根据本公开的一些实施例的半导体器件90的一部分的剖视图。
79.参考图1a及图9，在一些实施例中，参考图1a所述的存储器器件10 嵌置在图9中所示的半导体器件90的后段制程(back
‑
end
‑
of
‑
line，beol) 结构90b中。beol结构90b形成在前段制程(front
‑
end
‑
of
‑
line，feol) 结构90f上，且包括电连接到feol结构90f中的有源器件的导电组件。在一些实施例中，feol结构90f形成在半导体衬底900的表面区上。举例来说，半导体衬底900可以是半导体晶片或soi晶片。feol结构90f可包括有源器件ad。为简洁起见，仅绘示有源器件ad中的两者。例如晶体管等有源器件ad可分别包括栅极结构902及位于栅极结构902的相对的侧处的源极/漏极结构904。在一些实施例中，栅极结构902设置在半导体衬底900的实质上平整的表面上，且位于栅极结构902的相对的侧处的源极/漏极结构904形成在半导体衬底900的浅区中。在这些实施例中，有源器件ad可被称为平坦型场效晶体管(field effecttransistor，fet)，且半导体衬底900的被栅极结构902覆盖且在源极/漏极结构904之间延伸的表层部分用作fet的导电通道。在替代实施例中，有源器件ad形成为鳍型fet (或被称为finfet)或栅极全包围(gate
‑
all
‑
around，gaa)fet。在这些替代实施例中，与栅极结构相交且被栅极结构覆盖的三维结构用作这些 fet的导电通道。此外，feol结构80f可包括立在栅极结构902及源极/ 漏极结构904上的接触插塞906以及在侧向上环绕栅极结构902及接触插塞906的介电层908。
80.beol结构90b可包括介电层910的堆叠，且包括形成在介电层910 的堆叠中的导电组件912。导电组件912电连接到feol结构90f中的有源器件ad，且可包括导电迹线及导通孔。导电迹线分别在介电层910中的一者上延伸，而导通孔分别穿透过介电层910中的一者或多者，且与导电迹线中的一者或多者建立电性连接。衬底100上的存储器器件10可设置在介电层910的堆叠上，且存储器器件10中的存储胞元mc的端子经由穿透过衬底100的导通孔(未示出)布线到下伏的导电组件912。因此，存储器器件10可布线到有源器件ad，且可由这些有源器件ad驱动。在一些实施例中，存储器器件10可在侧向上由至少一个介电层914环绕。此外，图9 中所示的存储器器件10可由图4a中所示的存储器器件10a或图6a中所示的存储器器件60取代。
81.如上文所述，存储器器件中的存储胞元是可堆叠的，因此存储器器件不再仅限于二维设计，且存储器器件的储存密度可显著地增大。此外，存储胞元是使用三端子存取晶体管的1t1r或1t1c存储胞元。与不具有栅极端子的双端子选择器(例如，双向阈值开关(ots)选择器)相比，根据本公开实施例的三端子存取晶体管具有栅极端子，且所述栅极端子可用于抑制泄漏电流。因此，不必增大存取晶体管的阈值电压来解决泄漏问题，因此可防止存储器器件的操作电压的不必要增大。此外，每一存储胞元中的存取晶体管及存储单元共用共同节点，且同一堆叠中的存储胞元的共同节点可彼此电隔离。因此，可防止在垂直方向上相邻的存储胞元之间的干扰。
82.在本公开的一方面中，提供一种存储器器件。所述存储器器件包括：多条字线，在衬底之上沿着第一方向延伸，且在垂直方向上彼此间隔开；多个沟道层，分别沿着所述多条字线中的一者的侧壁延伸，且在第二方向上与所述多条字线相邻，所述第二方向与所述第一方向相交；多个栅极介电层，分别在所述多条字线中的一者与所述多个沟道层中的一者之间延伸；导电柱，穿透过所述多个沟道层；及储存柱，穿透过所述多个沟道层，且沿着所述第一方向在侧向上与所述导电柱间隔开，其中所述储存柱包括：内电极，沿着垂直方向连续地延伸；切换层，包绕在所述内电极周围；及外电极，在侧向上环绕所述切换层且包括多个环形部分，所述多个环形部分在垂直方向上彼此间隔开且各自在侧向上与所述多个沟道层中的对应一者接触。
83.在一些实施例中，所述切换层具有多个突出部分，所述多个突出部分分别填充在所述外电极的在垂直方向上相邻的环形部分之间的空间中。
84.在一些实施例中，所述导电柱具有沿着所述垂直方向交替排列的多个宽部分及多个窄部分。
85.在一些实施例中，存储器器件还包括：多个环形间隔件，在侧向上环绕所述导电柱的所述多个窄部分，其中所述多个环形间隔件的外侧壁与所述导电柱的所述多个厚部分的侧壁实质上共面。
86.在一些实施例中，所述切换层由电阻可变材料形成。
87.在一些实施例中，所述切换层由相变材料形成。
88.在一些实施例中，所述切换层由铁电材料形成。
89.在一些实施例中，所述导电柱以及所述储存柱的所述外电极在侧向上与所述多个栅极介电层接触。
90.在一些实施例中，所述导电柱以及所述储存柱的所述外电极在侧向上通过所述多
个沟道层的一部分而与所述多个栅极介电层间隔开。
91.在本公开的另一方面中，提供一种存储器器件。所述存储器器件包括：堆叠结构，包括交替地堆叠在衬底上的多个膜组及多个间隔件层，其中所述多个膜组中的每一者包括复合层及位于所述复合层上方或下方的隔离层，且多个所述复合层分别包括字线、在侧向上与所述字线相邻的沟道层及在所述字线与所述沟道层之间延伸的栅极介电层；导电柱，沿着垂直方向穿透过所述堆叠结构，其中所述导电柱穿透过所述堆叠结构中的多个所述沟道层；以及储存柱，沿着所述垂直方向穿透过所述堆叠结构，且在侧向上与所述导电柱间隔开，其中所述储存柱穿透过所述堆叠结构中的多个所述沟道层，所述储存柱包括内电极、在侧向上环绕所述内电极的切换层及在侧向上环绕所述切换层的外电极，且所述外电极具有多个环形部分，所述多个环形部分在垂直方向上彼此隔开且各自与多个所述沟道层中的对应一者接触。
92.在一些实施例中，所述多个间隔件层的侧壁与多个所述隔离层的侧壁实质上共面。
93.在一些实施例中，所述切换层具有壁部分及多个突出部分，所述多个突出部分从所述壁部分突出且填充在所述外电极的在垂直方向上隔开的所述多个环形部分之间的空间中。
94.在一些实施例中，所述导电柱具有沿着所述垂直方向交替排列的多个宽部分及多个窄部分，且所述存储器器件还包括：多个环形间隔件，在侧向上环绕所述导电柱的所述多个窄部分，且在侧向上与所述多个间隔件层接触。
95.在一些实施例中，所述多个环形间隔件由绝缘材料形成。
96.在本公开的又一方面中，提供一种存储器器件。所述存储器器件包括：堆叠结构，包括交替地堆叠在衬底上的多个膜组及多个间隔件层，其中所述多个膜组中的每一者包括复合层及位于所述复合层上方或下方的隔离层，且所述复合层分别包括字线、在侧向上与所述字线相邻的沟道层及在所述字线与所述沟道层之间延伸的栅极介电层；以及导电柱及储存柱，沿着垂直方向各别地穿透过所述堆叠结构，其中所述导电柱及所述储存柱穿透过所述堆叠结构中的多个所述沟道层，且所述储存柱包括：内电极，沿着所述垂直方向连续地延伸；切换层，包绕在所述内电极周围；及外电极，在侧向上环绕所述切换层，其中所述多个间隔件层相对于多个所述隔离层及多个所述沟道层在侧向上突出到所述储存柱中，且所述储存柱的所述外电极具有通过所述多个间隔件层的多个突出部分在垂直方向上彼此隔开的多个环形部分。
97.在一些实施例中，所述多个间隔件层在侧向上与所述切换层接触。
98.在一些实施例中，所述多个间隔件层相对于多个所述隔离层及多个所述沟道层具有刻蚀选择性。
99.在一些实施例中，所述导电柱具有实质上笔直的侧壁。
100.在一些实施例中，所述多个间隔件层的在侧向上与所述导电柱接触的侧壁与多个所述复合层的在侧向上与所述导电柱接触的侧壁以及多个所述隔离层的在侧向上与所述导电柱接触的侧壁实质上共面。
101.在一些实施例中，所述切换层被形成为壁厚度沿着所述垂直方向实质上恒定的壁结构。
102.以上概述了若干实施例的特征，以使所属领域的技术人员可更好地理解本公开的各个方面。所属领域的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。